電工電子技術(shù)-14

1、第十四章第十四章 組合邏輯電路組合邏輯電路 第一節(jié)第一節(jié) 組合邏輯電路的分析組合邏輯電路的分析 第二節(jié)第二節(jié) 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì) 第三節(jié)第三節(jié) 編碼器和譯碼器編碼器和譯碼器 第四節(jié)第四節(jié) 數(shù)據(jù)分配器和選擇器數(shù)據(jù)分配器和選擇器 第五節(jié)第五節(jié) 運(yùn)算器運(yùn)算器第一節(jié)第一節(jié) 組合邏輯電路的分析組合邏輯電路的分析 組合邏輯電路組合邏輯電路 組合邏輯電路的分析步驟組合邏輯電路的分析步驟 例題例題一、組合邏輯電路一、組合邏輯電路數(shù)字電路數(shù)字電路組合邏輯電路組合邏輯電路時(shí)序邏輯電路時(shí)序邏輯電路組合邏輯電路在任意時(shí)刻，輸出狀態(tài)值組合邏輯電路在任意時(shí)刻，輸出狀態(tài)值取決于該時(shí)刻各輸入狀態(tài)的組合，而與

2、先前取決于該時(shí)刻各輸入狀態(tài)的組合，而與先前狀態(tài)無關(guān)的邏輯電路。狀態(tài)無關(guān)的邏輯電路。二、組合邏輯電路的分析步驟二、組合邏輯電路的分析步驟 由已知邏輯圖列寫邏輯表達(dá)式；由已知邏輯圖列寫邏輯表達(dá)式； 化簡表達(dá)式；化簡表達(dá)式； 列寫真值表；列寫真值表； 分析邏輯功能。分析邏輯功能。例：例：分析電路的邏輯功能。分析電路的邏輯功能。&F&A B&A BABA ABB ABBABAF )BA(B)BA(A BABA A BF 0 0 0 1 1 0 1 10110異或門異或門 =1BABABAF =1例：例：分析電路的邏輯功能。分析電路的邏輯功能。A BB AABF B AAB A BF 0 0 0 1 1

3、 0 1 10110同或門同或門&F&A B& BABA ABBAB AABF 例：分析下圖，寫出邏輯表達(dá)式并化簡。例：分析下圖，寫出邏輯表達(dá)式并化簡。&1F1&A BC)CABC)(AABC(F CABCAABC ABC A + ABC C = ABC 例：例：已知輸入信號(hào)波形如圖，試畫輸出波形圖。已知輸入信號(hào)波形如圖，試畫輸出波形圖。&1&1A BCFCAC BABAC)CB(ABF ABC01 00 01 11 10CBA FA BC0000000 第二節(jié)第二節(jié) 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì) 組合邏輯電路的設(shè)計(jì)步驟組合邏輯電路的設(shè)計(jì)步驟 例題例題一、組合邏輯電路的設(shè)計(jì)步驟一、組合

4、邏輯電路的設(shè)計(jì)步驟 分析邏輯功能；分析邏輯功能； 列寫真值表；列寫真值表； 由真值表列寫邏輯表達(dá)式；由真值表列寫邏輯表達(dá)式； 化簡表達(dá)式；化簡表達(dá)式； 畫出邏輯圖。畫出邏輯圖。例：例：已知輸入輸出波形，試寫出邏輯表達(dá)式，已知輸入輸出波形，試寫出邏輯表達(dá)式，并變換為與非形式，并以與非門實(shí)現(xiàn)。并變換為與非形式，并以與非門實(shí)現(xiàn)。ABCF A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 10000011ABC01 00 01 11 10111ABBCABBCF ABBC FA BC例：例：設(shè)計(jì)一個(gè)三輸入三輸出的邏輯電路。當(dāng)設(shè)計(jì)一個(gè)三輸入三

5、輸出的邏輯電路。當(dāng)A=1，B=C=0，紅、綠燈亮；當(dāng)，紅、綠燈亮；當(dāng)C=1，B=A=0，黃、綠燈，黃、綠燈亮；當(dāng)亮；當(dāng)A=B=C=0，三個(gè)燈全亮。（，三個(gè)燈全亮。（P853 -9）A、B、C為三輸入端，為三輸入端，F(xiàn)1、 F2、 F3分別代分別代表紅、黃、綠燈，表紅、黃、綠燈，1 表示燈亮；表示燈亮；0 表示表示燈滅。燈滅。 A B C F1 F2 F3 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1111111CBACBAF1 CB CBACBAF2 BA CBACBACBAF3 CBBA)CAA(B 解：解：&F2A BC&F1F31 第

6、三節(jié)第三節(jié) 編碼器和譯碼器編碼器和譯碼器 編碼器編碼器 譯碼器譯碼器一、編碼器一、編碼器 數(shù)字電路中，有時(shí)需要把某種控制信息數(shù)字電路中，有時(shí)需要把某種控制信息用一個(gè)規(guī)定的二進(jìn)制數(shù)來表示，這種表示控用一個(gè)規(guī)定的二進(jìn)制數(shù)來表示，這種表示控制信息的二進(jìn)制數(shù)稱為制信息的二進(jìn)制數(shù)稱為代碼代碼。將控制信息轉(zhuǎn)。將控制信息轉(zhuǎn)換成代碼的過程稱為換成代碼的過程稱為編碼編碼。實(shí)現(xiàn)編碼的組合。實(shí)現(xiàn)編碼的組合邏輯電路稱為邏輯電路稱為編碼器編碼器。編碼器編碼器N2nn 二進(jìn)制編碼器二進(jìn)制編碼器對(duì)對(duì)N個(gè)信號(hào)進(jìn)行編碼，要保證個(gè)信號(hào)進(jìn)行編碼，要保證2nN。 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 C B A 1 0 0

7、 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 二進(jìn)制編碼器將八個(gè)高低電平信號(hào)變?yōu)槎M(jìn)制編碼器將八個(gè)高低電平信號(hào)變?yōu)榘藗€(gè)不同的三位二值代碼。八個(gè)不同的三位二值代碼。 Y0Y7中任意時(shí)刻只允許有一個(gè)輸入為中任意時(shí)刻只允許有一個(gè)輸入為高電平信號(hào)。高電平信號(hào)。 二十進(jìn)制編碼器二十進(jìn)制編碼器將將Y0Y9 編成十個(gè)

8、二值代碼的電路。編成十個(gè)二值代碼的電路。編碼器編碼器Y0Y9DCBAT74148 83 線優(yōu)先編碼器線優(yōu)先編碼器 T34183 線優(yōu)先編碼器線優(yōu)先編碼器 T1147二十二十 進(jìn)制優(yōu)先編碼器進(jìn)制優(yōu)先編碼器常用編碼器集成電路常用編碼器集成電路填空填空：計(jì)算機(jī)鍵盤上：計(jì)算機(jī)鍵盤上101個(gè)鍵盤用二進(jìn)制代個(gè)鍵盤用二進(jìn)制代碼進(jìn)行編碼，至少應(yīng)為碼進(jìn)行編碼，至少應(yīng)為_位二進(jìn)制數(shù)。位二進(jìn)制數(shù)。2n101 n = 77二、譯碼器二、譯碼器 譯碼譯碼是編碼的逆過程，是將輸入代碼的是編碼的逆過程，是將輸入代碼的含義含義“翻譯翻譯”成一組高低電平信號(hào)。實(shí)現(xiàn)譯成一組高低電平信號(hào)。實(shí)現(xiàn)譯碼的組合邏輯電路稱為碼的組合邏輯電路

9、稱為譯碼器譯碼器。譯碼器譯碼器N2nn N2n 線譯碼器線譯碼器24 線線譯碼器譯碼器38 線線416 線線Y0&A B&Y1Y2Y324 線譯碼器線譯碼器BAY1 Y0ABBAY2 BAY3 A B Y0 Y1 Y2 Y3 0 0 0 1 1 0 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0此譯碼器此譯碼器 輸出低電輸出低電平有效。平有效。E 加入使能端加入使能端E，可以控，可以控制譯碼器的工作。制譯碼器的工作。E1，Y0Y3都為都為1，譯碼，譯碼器不工作；器不工作；E0，譯碼器正常工作。，譯碼器正常工作。 顯示譯碼器顯示譯碼器數(shù)字顯示電路數(shù)字顯示電路譯碼器譯碼器驅(qū)

10、動(dòng)器驅(qū)動(dòng)器顯示器顯示器常用的顯示方式：字形重疊式常用的顯示方式：字形重疊式 分段式分段式 點(diǎn)陣式點(diǎn)陣式 常用的數(shù)碼顯示管：輝光數(shù)碼管常用的數(shù)碼顯示管：輝光數(shù)碼管 熒光數(shù)碼管熒光數(shù)碼管 液晶顯示器液晶顯示器 發(fā)光二極管發(fā)光二極管(LED)七段七段LED顯示器顯示器abcdefgf g a be d c a b c d e f g 共陰極共陰極a b c d e f g 共陽極共陽極E第四節(jié)第四節(jié) 數(shù)據(jù)分配器和選擇器數(shù)據(jù)分配器和選擇器 數(shù)據(jù)分配器數(shù)據(jù)分配器 數(shù)據(jù)選擇器數(shù)據(jù)選擇器 數(shù)據(jù)分配器是指能夠完成將一個(gè)數(shù)據(jù)數(shù)據(jù)分配器是指能夠完成將一個(gè)數(shù)據(jù)通過選擇，能送到多個(gè)數(shù)據(jù)輸出端的邏通過選擇，能送到多個(gè)數(shù)

11、據(jù)輸出端的邏輯電路。輯電路。數(shù)據(jù)輸入數(shù)據(jù)輸入Y0Y1Y2Y3地址輸入地址輸入00011011一、數(shù)據(jù)分配器一、數(shù)據(jù)分配器數(shù)數(shù)據(jù)據(jù)輸輸出出74LS138數(shù)據(jù)分配器，多路轉(zhuǎn)換器數(shù)據(jù)分配器，多路轉(zhuǎn)換器 38線譯碼器線譯碼器16151413121110912345678A B CG2AG2B G1GNDY7Y0 Y1 Y2 Y3 Y4 Y5 Y6VCC地址地址數(shù)據(jù)數(shù)據(jù) 使能控制使能控制二、數(shù)據(jù)選擇器二、數(shù)據(jù)選擇器 數(shù)據(jù)選擇器是指能夠完成將多個(gè)數(shù)據(jù)數(shù)據(jù)選擇器是指能夠完成將多個(gè)數(shù)據(jù)通過選擇，能送到一個(gè)數(shù)據(jù)輸出端的邏通過選擇，能送到一個(gè)數(shù)據(jù)輸出端的邏輯電路。輯電路。數(shù)據(jù)輸出數(shù)據(jù)輸出I0I1I2I3地址輸入地

12、址輸入00011011數(shù)數(shù)據(jù)據(jù)輸輸入入第五節(jié)第五節(jié) 運(yùn)算器運(yùn)算器 加法器加法器 比較器比較器一、加法器一、加法器 半加器半加器 不考慮進(jìn)位，將兩個(gè)二進(jìn)制數(shù)不考慮進(jìn)位，將兩個(gè)二進(jìn)制數(shù)A和和B相加，相加，稱為稱為半加半加。實(shí)現(xiàn)半加運(yùn)算的電路稱為。實(shí)現(xiàn)半加運(yùn)算的電路稱為半加器半加器。 令令A(yù)、B為加數(shù)，為加數(shù)，S為和，為和，C為進(jìn)位。可得為進(jìn)位?？傻谜嬷当恚赫嬷当恚?A B S C 0 0 0 1 1 0 1 110010001BABABAS CA B邏輯圖邏輯圖 =1 ABSC邏輯符號(hào)邏輯符號(hào) coABSC 全加器全加器 相加時(shí)考慮來自低位的進(jìn)位，稱為相加時(shí)考慮來自低位的進(jìn)位，稱為全加全加。實(shí)現(xiàn)全加運(yùn)算的電路稱為實(shí)現(xiàn)全加運(yùn)算的電路稱為全加器全加器。 令令A(yù)i、Bi為加數(shù)為加數(shù)Ci-1為低位進(jìn)位，為低位進(jìn)位，Si為和，為和，Ci為高位進(jìn)位?？傻谜嬷当恚簽楦呶贿M(jìn)位?？傻谜嬷当恚?A B Ci-1 Si Ci 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1001000110010111iiii1iiii1iii1iiBA)BA(CC)BA(C)BA(CS 邏輯符號(hào)邏輯符號(hào)cI coAiBiCi-1SiCi邏輯圖邏輯圖AiBiSiCi co1 coCi1 多位