數(shù)字系統(tǒng)設(shè)計概述

1、數(shù)字系統(tǒng)設(shè)計數(shù)字系統(tǒng)設(shè)計徐新民徐新民電子電路與信息系統(tǒng)研究所電子電路與信息系統(tǒng)研究所信電學(xué)院教學(xué)目的與基本要求 通過本課程的學(xué)習(xí)，可以掌握：v組合邏輯電路組合邏輯電路、時序邏輯電路時序邏輯電路及基本數(shù)字系統(tǒng)數(shù)字系統(tǒng)的分析和設(shè)計方法；v熟悉數(shù)字電路的先進(jìn)設(shè)計方法和手段先進(jìn)設(shè)計方法和手段。v了解數(shù)字系統(tǒng)測試與驗(yàn)證的基本方法 v培養(yǎng)學(xué)生獨(dú)立思考、分析、解決實(shí)際問題的能力。為后續(xù)專業(yè)課程的學(xué)習(xí)打下扎實(shí)的基礎(chǔ)。課程簡介 v邏輯代數(shù)理論、集成門電路v組合邏輯電路的分析與設(shè)計；v集成觸發(fā)器原理及應(yīng)用；v時序邏輯電路分析與設(shè)計；v控制器設(shè)計；v系統(tǒng)測試與驗(yàn)證；v半導(dǎo)體存儲器原理與應(yīng)用；v可編程邏輯器件原理、H

2、DL語言及應(yīng)用；v微處理器設(shè)計 v脈沖信號的產(chǎn)生和變換。主要內(nèi)容及學(xué)時分配一、邏輯代數(shù)基礎(chǔ) 4+4學(xué)時v1數(shù)制與碼制。v2基本概念、公式和定理。v3邏輯函數(shù)及其表示方法。v4邏輯函數(shù)的化簡方法。 二、集成門電路門電路 4學(xué)時v1CMOS集成門電路v2TTL集成門電路v3. 集成門電路性能與應(yīng)用 主要內(nèi)容及學(xué)時分配（cont.）三、 組合邏輯電路 1. 組合邏輯電路的分析和設(shè)計方法。 2. 編碼器、譯碼器和七段譯碼器及其應(yīng)用。3. 數(shù)據(jù)選擇器及其應(yīng)用。4. 運(yùn)算電路及其應(yīng)用。5. 組合電路中的競爭冒險。6. 組合電路實(shí)用考慮。主要內(nèi)容及學(xué)時分配（cont.）四、觸發(fā)器 4學(xué)時1.RS觸發(fā)器。2.

3、主從觸發(fā)器。3.邊沿觸發(fā)器4.觸發(fā)器的功能分類及轉(zhuǎn)換5.觸發(fā)器的動態(tài)特性主要內(nèi)容及學(xué)時分配（cont.）五、時序邏輯電路4+4+4學(xué)時1.同步時序電路分析方法。2.同步時序電路設(shè)計方法。3.異步時序電路的分析和設(shè)計方法。4.寄存器和移位寄存器。5.計數(shù)器模塊。6.計數(shù)器及其應(yīng)用。7.異步電路和中間態(tài)、同步設(shè)計。8.數(shù)字電路的時序分析與設(shè)計。主要內(nèi)容及學(xué)時分配（cont.）六、半導(dǎo)體存貯器、可編程器件 4學(xué)時七、VerilogHDL硬件描述語言 4學(xué)時主要內(nèi)容及學(xué)時分配（cont.）八、控制器設(shè)計 4學(xué)時1. 控制器設(shè)計（數(shù)據(jù)通路，ALU）2. 算法與流水結(jié)構(gòu)3. 微碼控制器設(shè)計 九、數(shù)字系統(tǒng)驗(yàn)

4、證與測試 4學(xué)時1. 驗(yàn)證與測試過程。2.可測試性設(shè)計。3.測試圖形生成。 主要內(nèi)容及學(xué)時分配（cont.）十、（多節(jié)拍）微處理器設(shè)計4+2學(xué)時1.數(shù)據(jù)通路設(shè)計。2.控制器設(shè)計。3系統(tǒng)設(shè)計4簡單指令設(shè)計與運(yùn)行(ALU用74HC181) 主要內(nèi)容及學(xué)時分配（cont.）十一、脈沖電路 10.0學(xué)時v1.施密特觸發(fā)器及其應(yīng)用 v2.單穩(wěn)態(tài)觸發(fā)器 v3.多諧振蕩器 v4.555定時器及其應(yīng)用十二、復(fù)習(xí)、習(xí)題課及討論 v1習(xí)題講解。v2討論。v3. 復(fù)習(xí)。 推薦教材或參考書1、閻石著，數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)，高等教育出版社，第五版。2、王金明著，數(shù)字系統(tǒng)設(shè)計與數(shù)字系統(tǒng)設(shè)計與Verilog H

5、DL，電子工業(yè)出版社，第4版。3、數(shù)字系統(tǒng)設(shè)計數(shù)字系統(tǒng)設(shè)計，自編補(bǔ)充講義。4、Stanford 大學(xué) 108A課程課程notes.5、D M Harris, and S L Harris. Digital Design and Digital Design and Computer ArchitectureComputer Architecture, Morgan Kaufmann Publishers, 2007.（有新版本）授課方式授課方式考試評分與建議考試評分與建議v課程作業(yè)、期中考試、上課出勤、大作業(yè)或?qū)ｎ}研究率等平時成績占3030;v期末閉卷考試占7070。 數(shù)字系統(tǒng)概述 數(shù)字系統(tǒng)通

6、常由控制電路、多個受控電路、輸入/輸出電路、時基電路等部分組成v輸入電路輸入電路:將外部信號（開關(guān)信號、時鐘信號等）引入數(shù)字系統(tǒng)v控制電路控制電路:邏輯處理，或控制受控電路v輸出電路輸出電路:產(chǎn)生外部執(zhí)行機(jī)構(gòu)（LED、數(shù)碼管或揚(yáng)聲器等）所需信號v時基電路時基電路:產(chǎn)生各種時鐘電路，保證整個系統(tǒng)在時鐘作用下協(xié)調(diào)工作測速系統(tǒng)：測量轉(zhuǎn)子轉(zhuǎn)速v系統(tǒng)框圖：顯示器譯碼器寄存器計數(shù)器時鐘振蕩器放大整形寄存控制清零1 分鐘傳感器軟件實(shí)現(xiàn)工作原理工作原理 v轉(zhuǎn)子上一圈涂黑，只留一個缺口不涂黑，即這一缺口對光線轉(zhuǎn)子上一圈涂黑，只留一個缺口不涂黑，即這一缺口對光線有反射；有反射；v反射光經(jīng)光電接收器轉(zhuǎn)換成反射光經(jīng)光

7、電接收器轉(zhuǎn)換成電脈沖電脈沖信號，將此信號經(jīng)過放大信號，將此信號經(jīng)過放大整形整形v計數(shù)脈沖輸入計數(shù)脈沖輸入計數(shù)器計數(shù)器v時鐘振蕩器的振蕩周期為時鐘振蕩器的振蕩周期為1分鐘分鐘v時鐘時鐘振蕩器振蕩器產(chǎn)生的脈沖信號將計數(shù)器的一分鐘的計數(shù)結(jié)果輸產(chǎn)生的脈沖信號將計數(shù)器的一分鐘的計數(shù)結(jié)果輸入寄存器之后，將計數(shù)器清零，并重新計數(shù)；入寄存器之后，將計數(shù)器清零，并重新計數(shù)；v計數(shù)器的計數(shù)結(jié)果經(jīng)計數(shù)器的計數(shù)結(jié)果經(jīng)寄存器寄存器存儲存儲v譯碼器譯碼器譯碼之后輸入顯示器顯示，最終顯示器中顯示輸出輪譯碼之后輸入顯示器顯示，最終顯示器中顯示輸出輪子每分鐘的轉(zhuǎn)數(shù)。子每分鐘的轉(zhuǎn)數(shù)。 設(shè)計任務(wù)有三個：設(shè)計任務(wù)有三個：v基本元件設(shè)計基本元件設(shè)計振蕩、整形、計數(shù)、寄存、譯碼器中的基本數(shù)字元件：門、觸發(fā)器等；v功能部件設(shè)計功能部件設(shè)計振蕩、整形、計數(shù)、寄存、譯碼器等功能部件設(shè)計:由基本數(shù)字元件構(gòu)成；v系統(tǒng)整體設(shè)計系統(tǒng)整體設(shè)計各功能部件間的工作配合及連接:時間與空間的配合。系統(tǒng)軟件的設(shè)計 什么是硬件設(shè)計？功能功能(Function)，性能(Performance)，電源設(shè)計（Power Supply)， 功耗(Power Consumption)，散熱(Thermal/Cooling)，噪音（Noise），信號完整性(Signal Integrity)， 電磁輻射（EMC/EMI)，安規(guī)(Sa