第三章VHDL程序設(shè)計(jì)3

1、13.9 3.9 基本邏輯電路設(shè)計(jì)基本邏輯電路設(shè)計(jì)2345678library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity decoder is port(inp : in std_logic_vector(2 downto 0); outp : out std_logic_vector(7 downto 0); end decoder; architecture rtl of decoder is begin outp=shl(“00000001”, inp); end rtl;9lib

2、rary ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity decoder is port(inp : in std_logic_vector(2 downto 0); outp : out std_logic_vector(7 downto 0); end decoder; architecture rtl of decoder is begin process(inp) begin outp0); outp(conv_integer(inp)=1; end process; end rtl;

3、10111213Sum(i) = a(i) b(i) cinC(i+1) = a(i) b(i) +(a(i) + b(i) ) c(i) 1415位寬擴(kuò)展位寬擴(kuò)展161718三態(tài)門電路描述三態(tài)門電路描述1920212223242526clocksig_insig_out1sig_out2reset同步復(fù)位同步復(fù)位異步復(fù)位異步復(fù)位2728293031 library ieee; library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_1164.all; entity t_ff is entity t_ff is port(t,

4、 clk : in std_logic; port(t, clk : in std_logic; q : buffer q : buffer std_logic);std_logic); end t_ff; end t_ff; architecture rtl of t_ff is architecture rtl of t_ff is begin begin process(clk) process(clk) begin begin if clk if clkevent and clk=event and clk=1 1 thenthen if t= if t=1 1 then then q

5、=not q; q=not q; else else q=q; q=q; end if; end if; end process; end process; end rtl; end rtl;TClkQ2 2）T T觸發(fā)器觸發(fā)器32 library ieee; use ieee.std_logic_1164.all; entity rs_ff is port(r, s, clk : in std_logic; q, qn : buffer std_logic); end rs_ff; architecture rtl of rs_ff is begin process(r, s, clk) b

6、egin if clkevent and clk=1 then if s = 1 and r = 0 then q=0; qn=1; elsif s=0 and r=1 then q=1; qn=0; elsif s=0 and r=0 then q=q; qn state = ERROR; 2、直接回到已設(shè)定的狀態(tài)。如果系統(tǒng)對(duì)狀直接回到已設(shè)定的狀態(tài)。如果系統(tǒng)對(duì)狀態(tài)機(jī)的容錯(cuò)性要求不高，那么可以不對(duì)狀態(tài)機(jī)態(tài)機(jī)的容錯(cuò)性要求不高，那么可以不對(duì)狀態(tài)機(jī)出錯(cuò)進(jìn)行處理，直接回到某一確定狀態(tài)（如初出錯(cuò)進(jìn)行處理，直接回到某一確定狀態(tài)（如初始狀態(tài)始狀態(tài) S0）。）。85第第3 3章章 習(xí)題四習(xí)題四 1 1、給觸發(fā)

7、器復(fù)位的方法有哪兩種？如果時(shí)鐘進(jìn)程、給觸發(fā)器復(fù)位的方法有哪兩種？如果時(shí)鐘進(jìn)程 中用了敏感信號(hào)表，哪種復(fù)位方法要求把復(fù)位中用了敏感信號(hào)表，哪種復(fù)位方法要求把復(fù)位 信號(hào)放在敏感信號(hào)表中？信號(hào)放在敏感信號(hào)表中？ 2 2、設(shè)計(jì)一個(gè)任意、設(shè)計(jì)一個(gè)任意 n n 分頻的分頻器。分頻的分頻器。 3 3、設(shè)計(jì)一個(gè)用于時(shí)鐘（分、秒）計(jì)數(shù)的、設(shè)計(jì)一個(gè)用于時(shí)鐘（分、秒）計(jì)數(shù)的 6060進(jìn)制進(jìn)制 的計(jì)數(shù)器（分個(gè)、十位）。的計(jì)數(shù)器（分個(gè)、十位）。 4 4、設(shè)計(jì)一個(gè)用于時(shí)鐘（小時(shí)）計(jì)數(shù)的、設(shè)計(jì)一個(gè)用于時(shí)鐘（小時(shí)）計(jì)數(shù)的 2424進(jìn)制的進(jìn)制的 計(jì)數(shù)器（分個(gè)、十位）。計(jì)數(shù)器（分個(gè)、十位）。 5 5、給定一個(gè)參考晶振頻率、給定一個(gè)參考晶振頻率 f = 1MHzf = 1MHz，設(shè)計(jì)一個(gè)，設(shè)計(jì)一個(gè) 數(shù)字電子表。數(shù)字電子表。人有了知識(shí)，就會(huì)具備各種分析能力，明辨是非的能力。所以我們要勤懇讀書，廣泛閱讀，古人說“書中自有黃金屋