第5章存儲(chǔ)器原理與接口

1、第第5章章 存儲(chǔ)器原理與接口存儲(chǔ)器原理與接口 n 存儲(chǔ)器基本概念存儲(chǔ)器基本概念n 存儲(chǔ)器連接與擴(kuò)充應(yīng)用存儲(chǔ)器連接與擴(kuò)充應(yīng)用 25.1 概述存儲(chǔ)器：存儲(chǔ)單元集合，存放程序和數(shù)據(jù)5.1.1 半導(dǎo)體存儲(chǔ)器的分類 存儲(chǔ)介質(zhì)的類別和特點(diǎn)存儲(chǔ)介質(zhì)的類別和特點(diǎn) （1）雙極（Bipolar）型n由TTL晶體管邏輯電路構(gòu)成。n存儲(chǔ)器工作速度快，與CPU同一量級(jí)，適用小容量Cachen集成度低、功耗大、價(jià)格偏高（2）金屬氧化物半導(dǎo)體型（MOS型）n用來制作多種半導(dǎo)體存儲(chǔ)器件，如靜態(tài)RAM、動(dòng)態(tài)RAM、EPROM、E2PROM、Flash Memory等。n集成度高、功耗低、價(jià)格便宜n速度較雙極型器件慢（3）ECL

2、發(fā)射極耦合邏輯型（SAM順序存?。﹏順序存儲(chǔ)，隊(duì)列先進(jìn)先出、串行通訊n速度快、高速系統(tǒng)n工藝要求高、功耗大、抗干擾能力弱5.1.1 半導(dǎo)體存儲(chǔ)器的分類 存儲(chǔ)介質(zhì)的類別和特點(diǎn)存儲(chǔ)介質(zhì)的類別和特點(diǎn)n靜態(tài)隨機(jī)存儲(chǔ)器(Static RAM,SRAM) SRAM存儲(chǔ)電路以雙穩(wěn)態(tài)觸發(fā)器為基礎(chǔ)，只要不掉電，信息永不會(huì)丟失，不需要刷新電路。 SRAM的主要性能是：存取速度快、功耗較大、容量較小。多用于高速緩沖存儲(chǔ)器。（1）隨機(jī)存取存儲(chǔ)器RAM 信息可以隨時(shí)寫入或讀出 關(guān)閉電源后所存信息將全部丟失n動(dòng)態(tài)隨機(jī)存儲(chǔ)器(Dynamic RAM,DRAM) DRAM是依靠電容來存儲(chǔ)信息，電路簡(jiǎn)單集成度高，但電容漏電，信

3、息會(huì)丟失，故需要專用電路定期進(jìn)行刷新。DRAM的主要性能是：容量大、功耗較小、速度較慢。它被廣泛地用作內(nèi)存儲(chǔ)器的芯片。 （2）只讀存儲(chǔ)器(Read Only Memory,ROM)：內(nèi)容只可讀出不可寫入，最大優(yōu)點(diǎn)是所存信息可長(zhǎng)期保存，斷電時(shí)，ROM中的信息不會(huì)消失。主要用于存放固定的程序和數(shù)據(jù)，通常用它存放引導(dǎo)裝入程序。 u 掩膜ROM 在出廠前由芯片廠家將程序?qū)懙絉OM里，以后永遠(yuǎn)不能修改。n可編程的ROM(Programmable-ROM，PROM) 掩模ROM的存儲(chǔ)單元在生產(chǎn)完成之后，其所保存的信息就已經(jīng)固定下來了，這給使用者帶來了不便。為了解決這個(gè)矛盾，設(shè)計(jì)制造了一種可由用戶通過簡(jiǎn)易設(shè)

4、備寫入信息的ROM器件，即可編程的ROM，又稱為PROM。 對(duì)PROM來講，這個(gè)寫入的過程稱之為固化程序。由于擊穿的二極管不能再正常工作，燒斷后的熔絲不能再接上，所以這種ROM器件只能固化一次程序，數(shù)據(jù)寫入后，就不能再改變了。 n可擦除可編程ROM(Erasable Programmable ROM,EPROM) EPROM芯片一特征，在其正面的陶瓷封裝上，開有一個(gè)玻璃窗口，透過該窗口，可以看到其內(nèi)部的集成電路，紫外線透過該孔照射內(nèi)部芯片可以擦除其內(nèi)的數(shù)據(jù)，完成芯片擦除的操作要用到EPROM擦除器?？啥啻胃膶憙?nèi)容。n電可擦除可編程ROM，EEPROM (Electronic Erasible

5、Programmable ROM) EEPROM在寫入數(shù)據(jù)時(shí)，要利用一定的編程電壓，此時(shí)，只需用廠商提供的專用刷新程序就可以輕而易舉地改寫內(nèi)容。借助于EPROM芯片的雙電壓特性，可以使BIOS具有良好的防毒功能，在升級(jí)時(shí)，把跳線開關(guān)打至“ON”的位置，即給芯片加上相應(yīng)的編程電壓，就可以方便地升級(jí)；平時(shí)使用時(shí)，則把跳線開關(guān)打至“OFF”的位置，防止病毒對(duì)BIOS芯片的非法修改。與紫外線可擦除ROM相比，改寫較為方便。n快擦型存儲(chǔ)器(Flash Memory) 快擦型存儲(chǔ)器是不用電池供電的、高速耐用的非易失性半導(dǎo)體存儲(chǔ)器，它以性能好、功耗低、體積小、重量輕等特點(diǎn)活躍于便攜機(jī)存儲(chǔ)器市場(chǎng)。 快擦型存儲(chǔ)

6、器具有EEPROM的特點(diǎn)，可在計(jì)算機(jī)內(nèi)進(jìn)行擦除和編程，?？觳列痛鎯?chǔ)器操作簡(jiǎn)便，編程、擦除、校驗(yàn)等工作均已編成程序，可由配有快擦型存儲(chǔ)器系統(tǒng)的中央處理機(jī)予以控制。 快擦型存儲(chǔ)器可替代EEPROM，在某些應(yīng)用場(chǎng)合還可取代SRAM，尤其是對(duì)于需要配備電池后援的SRAM系統(tǒng)，使用快擦型存儲(chǔ)器后可省去電池?？觳列痛鎯?chǔ)器的非易失性和快速讀取的特點(diǎn)，能滿足固態(tài)盤驅(qū)動(dòng)器的要求，同時(shí)，可替代便攜機(jī)中的ROM，以便隨時(shí)寫入最新版本的操作系統(tǒng)?？觳列痛鎯?chǔ)器還可應(yīng)用于激光打印機(jī)、條形碼閱讀器、各種儀器設(shè)備以及計(jì)算機(jī)的外部設(shè)備中。 u RAM具有易失性，可讀，可寫，常用于存放數(shù)據(jù)、中間結(jié)果等。u ROM在程序執(zhí)行時(shí)只能

7、讀不能寫。常用于存放程序或不易變的數(shù)據(jù)。 u 掩膜ROM不可改寫。u 可編程PROM、EPROM、E2PROM在 一定條件下可改寫。u 存儲(chǔ)器及相關(guān)技術(shù)發(fā)展：大容量、高速、高集成度、低功耗等。 如：偽靜態(tài)存儲(chǔ)器PSRAM、高速緩存器Cache、快速頁模式FPM- RAM、擴(kuò)展數(shù)據(jù)輸出EDO-RAM、Rambus-DRAM、各種同步 高速RAM（同步動(dòng)態(tài)SDRAM、同步圖形SGRAM、雙倍及多速 率SDRAM，即DDR，DDR2，DDR3等）。u 內(nèi)存條內(nèi)存條（標(biāo)準(zhǔn)存儲(chǔ)器模塊） ：多片大容量DRAM+控制電路。小結(jié)：5.2 多層存儲(chǔ)器概念14應(yīng)用應(yīng)用: :分層存儲(chǔ)結(jié)構(gòu)分層存儲(chǔ)結(jié)構(gòu)容量越大、存取速

8、度越快、成本越低，則性能價(jià)格比越高。容量越大、存取速度越快、成本越低，則性能價(jià)格比越高。 存放待加工的原始數(shù)據(jù)和中間計(jì)算結(jié)果以及系統(tǒng)或用戶程序等。 存儲(chǔ)大量信息的介質(zhì)存儲(chǔ)大量信息的介質(zhì) 計(jì)算機(jī)實(shí)現(xiàn)大容量記憶計(jì)算機(jī)實(shí)現(xiàn)大容量記憶 功能的核心部件功能的核心部件 核心是解決容量、速度、價(jià)格間的矛盾，建立起多層存儲(chǔ)結(jié)構(gòu)。 一個(gè)金字塔結(jié)構(gòu)的多層存儲(chǔ)體系，充分體現(xiàn)出容量和速度關(guān)系 Cache主存層次 ： 解決CPU與主存的速度上的差距 ； 主存輔存層次 ： 解決存儲(chǔ)的大容量要求和低成本之間的矛盾。5.3 主存儲(chǔ)器及存儲(chǔ)控制5.3.1 主存儲(chǔ)器一、 主存儲(chǔ)器的主要技術(shù)指標(biāo)n存儲(chǔ)容量n存取速度（存取時(shí)間和存儲(chǔ)

9、周期）n可靠性n功耗 1、存儲(chǔ)容量（最大容量和實(shí)際容量） 存儲(chǔ)器可以容納的二進(jìn)制信息量稱為存儲(chǔ)容量（尋址空間，由CPU的地址線決定）存儲(chǔ)器芯片容量存儲(chǔ)器芯片容量=存儲(chǔ)單元數(shù)存儲(chǔ)單元數(shù)每單元的數(shù)據(jù)位數(shù)每單元的數(shù)據(jù)位數(shù)n 例：例：6264 8KB = 8K 8bitn 6116 2KB = 2K 8bitn1Byte=8 bit；n1KB=210 Byte=1024Byte；1MB=210KB=1024KB；n1GB=210MB=1024MB；n1TB=210GB=1024GB。2、存取速度（常用存取時(shí)間和存儲(chǔ)周期表示） 存取時(shí)間是指從啟動(dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)間，又稱為讀寫周期。

10、存儲(chǔ)周期指連續(xù)啟動(dòng)兩次獨(dú)立的存儲(chǔ)操作（如連續(xù)兩次讀操作）所需間隔的最小時(shí)間。通常略大于存取時(shí)間。3、可靠性 可靠性是用平均故障間隔時(shí)間來衡量（MTBF, Mean Time Between Failures） 4、功耗 功耗通常是指每個(gè)存儲(chǔ)元消耗功率的大小 二、主存儲(chǔ)器的基本操作CPU要執(zhí)行的指令和待處理的數(shù)據(jù)及結(jié)果暫存在主存儲(chǔ)器，兩者通過總線連接。存儲(chǔ)器和CPU之間的數(shù)據(jù)傳輸:存儲(chǔ)器地址寄存器(MAR)存儲(chǔ)器緩沖寄存器(MBR)。MAR位數(shù)：地址線的多少，（k條地址線）存儲(chǔ)器包含2k個(gè)可尋址單元MBR位數(shù)：字長(zhǎng)n（n條數(shù)據(jù)線）存儲(chǔ)器總線：k條地址線和n條數(shù)據(jù)線，控制線（如讀、寫等）。規(guī)定數(shù)據(jù)

11、傳輸?shù)男再|(zhì)和協(xié)調(diào)操作步驟讀存儲(chǔ)器數(shù)據(jù)到CPU：CPU將尋址方式獲得的物理地址送入MAR，經(jīng)地址總線送往主存儲(chǔ)器，置存儲(chǔ)器讀控制線有效，存儲(chǔ)器的一次操作即可開始，CPU為等待讀出數(shù)據(jù)，需暫時(shí)封鎖自己的流程，或者安排與該數(shù)據(jù)無關(guān)的操作。當(dāng)存儲(chǔ)器完成本次操作，CPU通過數(shù)據(jù)線讀出的數(shù)據(jù)送入MBR。 寫數(shù)據(jù)到主存儲(chǔ)器：CPU將數(shù)據(jù)在主存中的地址經(jīng)MAR送地址總線，并將數(shù)據(jù)送MBR。置存儲(chǔ)器寫控制線有效，寫操作即可開始，主存儲(chǔ)器從數(shù)據(jù)總線接收到數(shù)據(jù)并按地址總線指定的地址存儲(chǔ)。5.3.2 主存儲(chǔ)器的基本組成 MOS型器件構(gòu)成的RAM，分為靜態(tài)和動(dòng)態(tài)RAM兩種，靜態(tài)RAM通常有6管構(gòu)成的觸發(fā)器作為基本存儲(chǔ)電

12、路靜態(tài)存儲(chǔ)單元，動(dòng)態(tài)RAM通常用單管組成基本存儲(chǔ)電路。 1 、靜態(tài)存儲(chǔ)單元、靜態(tài)存儲(chǔ)單元 T 1至T4組成交叉耦合的雙穩(wěn)態(tài)觸發(fā)器(T3T4負(fù)載管)，T5T6控制管。 當(dāng)X譯碼輸出線高電平，T5T6導(dǎo)通，A, B端與位線相連;該電路被選中時(shí)，Y譯碼輸出高電平，T7T8導(dǎo)通，位線與外部數(shù)據(jù)輸入/輸出電路相通。 對(duì)存儲(chǔ)器寫入時(shí)，寫入信息自外部數(shù)據(jù)線輸入。若要寫“1”，則I/O線為“1 ”。它們通過T7, T8以及T5,T6分別與A、B端相連，使A端為“1 ”，B端為“0”，強(qiáng)迫T2導(dǎo)通，T1截止。相當(dāng)于把輸入電荷存儲(chǔ)于T1和T2的柵極。 存儲(chǔ)單元有電源和兩個(gè)負(fù)載管，可不斷地向柵極補(bǔ)充電荷，只要不掉電

13、就能保持寫入的信號(hào)不丟失。 與動(dòng)態(tài)RAM相比，它不用刷新。讀出的情況同寫入類似，該讀出是非破壞性的，即信息在讀出后，仍保留在存儲(chǔ)電路內(nèi)。2 動(dòng)態(tài)存儲(chǔ)單元?jiǎng)討B(tài)存儲(chǔ)單元 動(dòng)態(tài)RAM依靠電容存儲(chǔ)電荷來決定存放信息是l或0。 讀操作時(shí)先由行地址譯碼，某行選擇信號(hào)為高電平時(shí)，此行上管子Q導(dǎo)通，由刷新放大器讀取電容C上的電壓值折合為0或1，再由列地址譯碼，使某列選通。行和列均選通的基本存儲(chǔ)單元允許驅(qū)動(dòng)，并讀出數(shù)據(jù)，讀出信息后由刷新放大器對(duì)其進(jìn)行重寫，以保存信息。 寫操作時(shí)，行和列的選擇信號(hào)為1，基本存儲(chǔ)單元被選中，數(shù)據(jù)輸入/輸出線送來的信息通過刷新放大器和Q管送到電容C，數(shù)據(jù)寫入存儲(chǔ)單元。單管動(dòng)態(tài)基本存儲(chǔ)

14、電路3 3 主存儲(chǔ)器結(jié)構(gòu)基本組成主存儲(chǔ)器結(jié)構(gòu)基本組成存儲(chǔ)體存儲(chǔ)體外圍電路（輸入輸出控制）外圍電路（輸入輸出控制）地址譯碼方式地址譯碼方式 結(jié)構(gòu)結(jié)構(gòu)存儲(chǔ)體（存儲(chǔ)矩陣）外圍電路譯碼電路、緩沖器R/W 控制邏輯保存數(shù)據(jù)保存數(shù)據(jù)對(duì)選對(duì)選中單元正確讀中單元正確讀/ /寫寫(1)存儲(chǔ)體：存儲(chǔ)芯片的主體，由基本存儲(chǔ)元按一定排列規(guī)律構(gòu)成。 較大容量存儲(chǔ)器多把各個(gè)字對(duì)應(yīng)的位組織在一個(gè)片中（多字一位片，如256K1位、512K1位等）。現(xiàn)多采用把各個(gè)字的幾位組織在一個(gè)片中（多字多位片，如256K4位、2K8位等。）典型的RAM示意圖存儲(chǔ)體40961，即4096個(gè)字同一位。同一位的不同字通常排成矩陣的形式，6464

15、=4096，便于譯碼尋址。(2)外圍電路n地址譯碼器接收來自CPU的n位地址，經(jīng)譯碼后產(chǎn)生2n個(gè)地址選擇信號(hào)，實(shí)現(xiàn)對(duì)片內(nèi)存儲(chǔ)單元的選址。nI/O電路處于數(shù)據(jù)總線和被選用單元之間，控制被選中的單元讀出或?qū)懭?，具有放大信息的作用。n片選控制端CS每一片芯片的存儲(chǔ)容量有限，一個(gè)存儲(chǔ)體多由一定數(shù)量芯片組成。地址選擇時(shí)，首先選片，用地址譯碼器輸出和一些控制信號(hào)(如8086CPU的M/IO而)形成選片信號(hào)。只有當(dāng)某一片的CS輸入信號(hào)有效時(shí)，該片所連的地址線才有效，這樣才能對(duì)該片上的存儲(chǔ)單元進(jìn)行讀或?qū)?。n集電極開路或三態(tài)輸出緩沖器在實(shí)際系統(tǒng)中，常需將幾片RAM的數(shù)據(jù)線并聯(lián)使用，或與雙向的數(shù)據(jù)總線相接，需用到

16、集電極開路或三態(tài)輸出緩沖器。n另在動(dòng)態(tài)MOS型RAM中還有預(yù)充、刷新等控制電路。(3) 地址譯碼方式單譯碼方式（字結(jié)構(gòu)）：適用小容量存儲(chǔ)器雙譯碼方式（復(fù)合譯碼結(jié)構(gòu)）：更具優(yōu)越性地地址址線線控制線控制線數(shù)據(jù)線數(shù)據(jù)線存儲(chǔ)體存儲(chǔ)體譯譯碼碼器器輸輸入入輸輸出出控控制制單譯碼方式單譯碼方式（字結(jié)構(gòu)）（字結(jié)構(gòu)）字結(jié)構(gòu)n根地址線輸入經(jīng)全譯碼有2n個(gè)輸出，用以選擇2n個(gè)邏輯單元，如16個(gè)邏輯單元對(duì)應(yīng)A3至A0共4根地址線，經(jīng)譯碼獲得16根選擇線。隨存儲(chǔ)字增加，譯碼輸出的端線及相應(yīng)的驅(qū)動(dòng)電路急劇增加，存儲(chǔ)器成本將迅速增加。雙譯碼方式（復(fù)合譯碼結(jié)構(gòu)）雙譯碼方式（復(fù)合譯碼結(jié)構(gòu)）譯碼器譯碼器譯碼器譯碼器行線行線列線列

17、線地地址址線線地址線地址線地址位數(shù)n很大時(shí)，把n根地址線分成接近相等的兩段，分別譯碼，產(chǎn)生一組X地址線和一組Y地址線，讓X和Y地址線在字存儲(chǔ)單元列成矩陣的存儲(chǔ)體中一一相“與”，選擇相應(yīng)的字存儲(chǔ)單元。雙譯碼電路，按3232的矩陣排列。對(duì)1024個(gè)邏輯單元訪問需10根地址線，1024=210 ，10根地址線分A0至A4和A5到A9兩組，前組經(jīng)X譯碼器輸出32條行選擇線，后組經(jīng)Y譯碼器輸出32條字選擇線。行選擇線和字選擇線的組合可以方便地找到1024個(gè)邏輯單元中的任何一個(gè)，譯碼器輸出總端線僅為64 (25+25)根，非單譯碼時(shí)的1024 (210)根。雙譯碼電路比單譯碼電路具有優(yōu)越性。 單譯碼結(jié)構(gòu)A

18、0A1A2A3A4A5A6A7A8A9CEOEWE011023Y0Y1Y1023D(I/O)讀寫控制電路地址譯碼器若要構(gòu)成若要構(gòu)成1K1b個(gè)存儲(chǔ)單元，個(gè)存儲(chǔ)單元，輸入需輸入需10根地址線，根地址線，1根數(shù)據(jù)線。根數(shù)據(jù)線。譯碼器為10:1024，譯碼輸出線 2101024 根。引線太多，制造困難。引線太多，制造困難。(X/Y)雙譯碼結(jié)構(gòu)問題同上，問題同上，用X、Y兩個(gè)譯碼器。每個(gè)有10/2=5個(gè)輸入，25個(gè)輸出，共輸出25 25=210（1024）個(gè)狀態(tài)，而輸出線只有2 25 = 64根。兩個(gè)兩個(gè)5:32譯碼器組成行列形式譯碼器組成行列形式選中單元，大大減少引線。選中單元，大大減少引線。A0A1

19、A2A3A4Y031-0Y31CE OE WED(I/O)讀寫控制電路行譯碼器0-00-3131-31A5A6A7A8A9X0X31列譯碼器5.4 8086系統(tǒng)的存儲(chǔ)器組織 5.4.1 8086 CPU的存儲(chǔ)器接口 1 不同模式下CPU的存儲(chǔ)器接口 注意： （1）8086系統(tǒng)1MB存儲(chǔ)空間，最高和最低地址空間留給某些特殊的處理功能使用。 （2）如存儲(chǔ)單元00000H至003FFH共1024字節(jié)存放256種中斷矢量，F(xiàn)FFF0H至FFFFFH共16個(gè)字節(jié)存放啟動(dòng)程序。 （3）8086應(yīng)用程序不能把這些區(qū)域改作其他用途，否則會(huì)使系統(tǒng)與未來Intel產(chǎn)品不兼容。 （4）此外，ROM和RAM可位于1M

20、B存儲(chǔ)空間的任何位置。2 接口設(shè)計(jì)中需要考慮的一些問題 （1）CPU總線的負(fù)載能力。小型系統(tǒng)中CPU可直接與存儲(chǔ)器相連，而較大系統(tǒng)中，需增加緩沖器、驅(qū)動(dòng)器等。 （2）CPU時(shí)序和存儲(chǔ)器存取速度的配合問題。系統(tǒng)中，CPU的讀寫時(shí)序是固定的，這時(shí)就要考慮對(duì)存儲(chǔ)器存取速度的要求;若存儲(chǔ)器已經(jīng)確定，則需要考慮是否要插入等待周期。CPU與存儲(chǔ)器交換數(shù)據(jù)，或從存儲(chǔ)器取指，須執(zhí)行1個(gè)總線周期，而最小總線周期由4個(gè)T狀態(tài)組成。若存儲(chǔ)器速度較慢，CPU就根據(jù)存儲(chǔ)器送來的READY信號(hào)(無效)，在T3后插入等待狀態(tài)TW，從而延長(zhǎng)了總線周期，直到存儲(chǔ)器準(zhǔn)備完成。 （3）存儲(chǔ)器地址分配和選片問題。內(nèi)存擴(kuò)展和因不同用途

21、的劃區(qū)都涉及存儲(chǔ)器的地址分配和選擇。當(dāng)多片存儲(chǔ)芯片組成存儲(chǔ)器時(shí)，存在選片信號(hào)問題。3 CPU提供的信號(hào)線(1)D0-Dl5: 16位數(shù)據(jù)線，接口電路中分兩部分，低8位數(shù)據(jù)線D0-D7和高8位數(shù)據(jù)線D9-D15，CPU可分別對(duì)低8位和高8位數(shù)據(jù)線操作，可同時(shí)對(duì)16位數(shù)據(jù)線操作。(2)A0-A19: 20位地址線。盡管8086 CPU是16位，但內(nèi)存單元仍是8位。8086 CPU所允許的最大內(nèi)存容量是1M字節(jié)，而非1M個(gè)字。(3)M/IO:8086 CPU地址線上信息有內(nèi)存地址和外設(shè)地址兩種。指定當(dāng)前地址線上地址信息的類型。M/IO=0，地址線信息為外設(shè)地址;反之為內(nèi)存地址。(4)RD:讀信號(hào)線。

22、當(dāng)其有效時(shí)，表明CPU從內(nèi)存讀數(shù)據(jù)，這時(shí)數(shù)據(jù)線的數(shù)據(jù)流沿內(nèi)存到CPU的方向流動(dòng)。(5)WR:寫信號(hào)線。當(dāng)其有效時(shí)，表明CPU寫數(shù)據(jù)到內(nèi)存。這時(shí)數(shù)據(jù)線的數(shù)據(jù)流沿CPU到內(nèi)存的方向流動(dòng)。(6) BHE:總線高位有效信號(hào)。當(dāng)其有效時(shí)，表示CPU是對(duì)高8位的數(shù)據(jù)線的操作。與一般的8位CPU相比，該信號(hào)8086 CPU系列所特有，是掌握8086 CPU與內(nèi)存接口的關(guān)鍵點(diǎn)。5.4.2 存儲(chǔ)器接口舉例1 ROM擴(kuò)展電路2 RAM擴(kuò)展電路3 譯碼方式4 3-8譯碼器74LS13812345678910111213141516171819202122232425262728VppA12A7A6A5A4A3A2A

23、1A0D0D1D2GNDD3D4D5D6D7CEA10OEA11A9A8A13A14VCC1、27256引腳圖有專用寫入器。編程電壓Vpp12.5V (14.0VMax) 典型芯片（ Intel 27系列）系列） 2716 2K8bit 2732 4K8bit 27256 32K8bitA14A13A12A11A10A9A8A7A6A5A4A3A2A1A0 CE OED7D6D5D4D3D2D1D02、27256邏輯圖1 可擦除的PROM（Erasable Programmable ROM）型號(hào)和容量有直接的關(guān)系，“27”后面的數(shù)字除以8就是容量，單位是KB。比如，2716的容量是16/8=2

24、,即2KB，有11條地址線，2732的容量是4KB (32/8，有12條地址線。27系列EPROM芯片An-1|A0數(shù)據(jù)線D7|D0地址線VPPVCCGNDOECS電源線控制線27系列EPROM芯片n信號(hào)線可分為如下幾類：n總線部分：nD0D7，數(shù)據(jù)線nA0An1，地址線。n是地址線個(gè)數(shù)。對(duì)于2716，n為11，對(duì)于27256，n15。n電源部分：nVCC，GND，電源和地nVPP，編程電壓。在CPU僅對(duì)芯片進(jìn)行讀操作時(shí)，Vpp一般直接接電源電壓。n控制部分：nOE 讀控制線。當(dāng)其有效時(shí)，數(shù)據(jù)從EPROM內(nèi)的某個(gè)單元通過數(shù)據(jù)線傳送到CPU。nCS 片選線。該信號(hào)一般為低電平有效。有效時(shí)表示本芯

25、片工作。芯片編程時(shí)常作編程控制線。 （1）指定作用：CPU對(duì)芯片進(jìn)行訪問時(shí)，不可能所有芯片都同時(shí)與CPU交換數(shù)據(jù)，只有CPU所指定的芯片才能與其傳送數(shù)據(jù)。CPU訪問內(nèi)存，只有指定芯片的CS有效，而其他芯片的CS無效。（2）一般由高位地址線產(chǎn)生例：設(shè)計(jì)一ROM擴(kuò)展電路，容量為32K字，地址從00000H開始。n解：n（1）確定內(nèi)存容量、芯片種類和個(gè)數(shù)n32K16bit=64K 8 bit =64KBn27256容量為32KBn其個(gè)數(shù)：64 KB/32 KB=2(片)（2）確定地址范圍(最小、最大地址）地址范圍00000H0FFFFH 共64KB=216B內(nèi)存單元例：若存儲(chǔ)空間首地址為1000H，

26、寫出存儲(chǔ)器容量分別為1K8、2K8、4K8、8K8位時(shí)所對(duì)應(yīng)的末地址。解： 1K 8 :末地址末地址=1000H+3FFH=13FFH 1K=210 ， 16=24 1K=22(24)2 =4162 =400H 2K 8 : 末地址末地址=1000H+7FFH=17FFH 2K=211 ， 16=24 2K=23(24)2 =8162 =800H 4K 8 : 末地址末地址=1000H+FFFH=1FFFH 4K=212 ， 16=24 4K=(24)3=1163 =1000H 8K 8 : 末地址末地址=1000H+1FFFH=2FFFH 8K=213 ， 16=24 8K=21(24)3

27、=2163 =2000H（2）確定地址范圍(最小、最大地址）地址范圍00000H0FFFFH 共64KB=216B內(nèi)存單元高位地址A19-A16保持不變，仍為0H:片選信號(hào)由A19-A16產(chǎn)生。當(dāng)其為0H時(shí)，片選信號(hào)有效。27256地址線A14-A0共15根，選取CPU中A15-A1相連，A0區(qū)分奇偶地址，不能參與地址譯碼，否則無法同時(shí)讀出一個(gè)字的內(nèi)容。（3）電路2 27 72 25 56 6E EP PR RO OM MA14A0D7D0CS OE2 27 72 25 56 6E EP PR RO OM MA14A0D7D0CS OEM/IOA19A18A17A16A15|A1D15|D8D

28、7|D0RD偶片奇片數(shù)電知識(shí)補(bǔ)充：（1）正負(fù)邏輯：在邏輯電路中，輸人和輸出一般都用電平來表示。這種關(guān)系可由人們?nèi)我獾丶右砸?guī)定。（2）如 正邏輯：高電平為1，低電平為0 負(fù)邏輯：高電平為0，低電平為1 （3）一般用正邏輯函數(shù)描述電路，在過渡到負(fù)邏輯時(shí)（單片機(jī)控制信號(hào)中常用）只需按下列方式互換各種運(yùn)算: 與或，非非，與非或非，異或同或 國(guó)內(nèi)所用符號(hào) 國(guó)外所用符號(hào)2 靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)擴(kuò)展電路例：一片62256為32K8bit的RAM 地址線15根， 數(shù)據(jù)線8根， 控制信號(hào)3根（WR,OE,CS）。常用RAM有： 6116 6264 62256型號(hào)和容量有直接的關(guān)系，“61,62”后面的

29、數(shù)字除以8就是容量，單位是KB。比如，6116的容量是2KB, 6264的容量是8KB 。62系列靜態(tài)RAM芯片n信號(hào)線可分為如下幾類：n總線部分：nD0D7，數(shù)據(jù)線nA0An1，地址線。n是地址線個(gè)數(shù)。對(duì)于6116，n為11，對(duì)于62256，n15。n電源部分：nVCC，GND，電源和地n控制部分：nOE 讀控制線。當(dāng)其有效時(shí)，數(shù)據(jù)從RAM內(nèi)的某個(gè)單元通過數(shù)據(jù)線傳送到CPU。nWR 寫控制線。當(dāng)其有效時(shí)，CPU把數(shù)據(jù)通過數(shù)據(jù)線傳送到RAM中的某個(gè)單元。 nCS 片選線。該信號(hào)一般為低電平有效。有效時(shí)表示本芯片工作。n例: 設(shè)計(jì)一RAM擴(kuò)展電路，容量為32K字，地址從10000H開始。芯片采用

30、62256。n解：n（1）確定內(nèi)存容量、芯片種類和個(gè)數(shù)n32K16bit=64K 8 bit =64KBn62256容量為32KBn其個(gè)數(shù)：64 KB/32KB=2(片)（2）確定地址范圍地址范圍10000H1FFFFH 共64KB=216B內(nèi)存單元高位地址A19-A16保持不變，為0001:片選信號(hào)由A19-A16產(chǎn)生。ROM在一般正常工作過程中，CPU對(duì)它只讀不寫，即總是16位的操作;但對(duì)RAM，因?yàn)镃PU不僅讀操作，還寫操作。寫操作有3種類型:寫16位數(shù)據(jù)，寫低8位數(shù)據(jù)和寫高8位數(shù)據(jù)。三種操作類型，A0兩種邏輯狀態(tài),解決辦法：BHECS片選信號(hào)由A0和BHE決定 地址連接是關(guān)鍵：地址連接

31、是關(guān)鍵：片內(nèi)（低地址），片選（高位地址） 片選譯碼方法：片選譯碼方法：全譯碼全譯碼; 部分譯碼部分譯碼; 線選譯碼線選譯碼3 地址譯碼方式（1）全譯碼法）全譯碼法 片內(nèi)尋址未用的全部高位地址全部高位地址線都參加譯碼，譯碼輸出作為片選 信號(hào)，使得每個(gè)存儲(chǔ)器單元地址唯一。譯碼電路較復(fù)雜，一般用一般用3-8譯譯 碼器等實(shí)現(xiàn)。碼器等實(shí)現(xiàn)。（2）部分譯碼法）部分譯碼法 片內(nèi)尋址未用的部分高位地址部分高位地址來譯碼產(chǎn)生片選信號(hào)（簡(jiǎn)單簡(jiǎn)單），存在地址重疊區(qū)。（3）線選法）線選法 片內(nèi)尋址未用的任一根任一根高位地址線做為片選信號(hào)，直接連接各存 儲(chǔ)器的片選端來區(qū)別各芯片的地址。易造成地址重疊和芯片地址不連續(xù) 優(yōu)

32、點(diǎn)： 速度快：電路中往往使用一片74LS 138芯片就完成了CS片選信號(hào)的產(chǎn)生，信號(hào)由級(jí)聯(lián)而造成的延時(shí)大大減少，從而提高譯碼速度。 譯碼系統(tǒng)簡(jiǎn)單：一片74LS138譯碼芯片可提供8個(gè)片選信號(hào)，大大簡(jiǎn)化譯碼電路。用74LS138譯碼器取代組合邏輯電路 常用的譯碼芯片74LS138譯碼器，功能是38譯碼器，有三個(gè)選擇輸入端C、B、A，可選擇8個(gè)低電平輸出端 Y7 Y0，和三個(gè)使能輸入端G1=1、G2A=0，G2B=0，有效時(shí)方可工作.74LS138功能表 一般方案：地址總線低位接存儲(chǔ)器，高位部分接74LS138選擇、使能輸入端，M/IO接74LS138使能輸入端。高位地址信號(hào)線數(shù)大于138選擇、使

33、能輸入端數(shù)時(shí)，可考慮部分譯碼和組合邏輯電路n有關(guān)存儲(chǔ)器接口的內(nèi)容一般有2種n給出電路，指出地址n給出地址，設(shè)計(jì)電路例：試用6116（2K8bit）芯片組成8K8bit的RAM，要求畫出與某八位CPU的連線圖，設(shè)起始地址為80000H。80000H-81FFFHA19 A18 A17 A16A15 A14 A13 A12 A11 A0最小地址1 0 0 0 0 0 0 0 0 0最大地址1 0 0 0 0 0 0 1 1 1例：某系統(tǒng)存儲(chǔ)器中配備容量分別為例：某系統(tǒng)存儲(chǔ)器中配備容量分別為2K8位的位的EPROM和和1K8位的位的RAM。采用。采用74LS138譯碼器產(chǎn)生片選信號(hào)：譯碼器產(chǎn)生片選信

34、號(hào)：Y0，Y1，Y2直接到三片直接到三片EPROM（1#，2#，3#）；）；Y4，Y5則通則通過一組門電路產(chǎn)生四個(gè)片選信號(hào)接到四片過一組門電路產(chǎn)生四個(gè)片選信號(hào)接到四片RAM（4#，5#，6#，和，和7#）。試確定每一片存儲(chǔ)器的尋址范圍。）。試確定每一片存儲(chǔ)器的尋址范圍。 A15 A14 A13 A12A11 A10 A9 A8 A7 A0地址范圍1# 1 0 0 0 08000H87FFH2# 1 0 0 0 18800H8FFFH3# 1 0 0 1 09000H97FFH4# 1 0 1 0 0 0A000HA3FFH5# 1 0 1 0 0 1A400HA7FFH6# 1 0 1 0 1 0A800HABFFH7# 1 0 1 0 1 1AC00HAFFFH存儲(chǔ)器片選信號(hào)低電平有效 例：在8086系統(tǒng)中，試用4K8位的EPROM 2732和2K8位的靜態(tài)6116以及74LS138譯碼器，構(gòu)成一個(gè)16KB的ROM(從F0000H開始)和8KB的RAM(從C0000H開始)，設(shè)8086工作于最小模式。畫出硬件連接圖，寫出ROM和RAM的地址范圍。（1）芯片