半導體制造 chinese

1、2 半導體制造在電子學中半導體器件已經(jīng)被使用很久了。在19世紀末期第一個固態(tài)整流器就被開發(fā)出來了。1907年發(fā)明的方鉛礦晶體檢波器被廣泛的用來制作晶體收音機。到1947年，在充分理解半導體物理的基礎上，Bardeen和Brattain都制作出了第一只雙極型晶體管。1959年，Kilby制作的第一塊集成電路，從此揭開了現(xiàn)代半導體制造時代的序幕。制造大量的可靠的半導體器件的障礙本質上來說主要是技術性而不是科學性的。對于制作材料的嚴苛的純凈度和精確尺寸的控制的要求使得早期的晶體管和集成電路無法發(fā)揮他們應有的潛能。早期的器件還不如說是實驗室好奇心的產物。大量生產需要的是一種全新的技術，且這種技術還在不

2、斷的快速進步。本章將簡單的整體闡述現(xiàn)代集成電路生產的工藝技術。第3章討論生產特殊型號的模擬集成電路的三種具有代表性的工藝。2.1 半導體生產集成電路通常用硅制造，一種非常普遍且分布廣泛的元素。石英礦就是一整塊二氧化硅，或叫做silica。普通的沙子就是由小石英顆粒組成的，所以它主要也是silica。盡管硅化物儲量豐富，但硅本身不會自然生長。它是通過在電爐里人工加熱silica和碳來制得的。碳和原本silica中的氧結合，留下或多或少熔融狀態(tài)的硅。當它冷卻時，無數(shù)微小的晶體就形成了，他們又會合成在一起形成有細密紋理的灰色固體。這種硅被稱為多晶硅，因為它是由大量晶體組成的。雜質和混亂的晶體結構使這

3、冶金級別的多晶硅不適合半導體制造。冶金級別的硅能進一步提純而產生特別純凈的半導體級別物質。凈化從把天然硅轉化為易揮發(fā)性化合物，通常是trichlorosilane，開始。經(jīng)過反復的蒸餾后，用氫氣把特別純的trichlorosilane還原為硅。最終的產物非常純凈，但仍舊有多晶體。實用的集成電路只能用單晶物質制造，所以下一步就是生長一個適合的晶體。2.1.1. 晶體的生長晶體的生長原理非常簡單和熟悉。假設在最終要蒸發(fā)的飽和溶液中加入一些糖晶體。糖晶體的作用是作為額外的糖分子沉積的種子。最后這個晶體能生長的非常大。晶體的生長即使在缺乏種子的情況下也會發(fā)生，但產物中會有混亂的小的intergrown

4、晶體。通過抑制不需要的晶核區(qū)，種子的使用能生長更大，更完美的晶體。理論上，硅晶體的生長方式和糖晶體的一致。實際上，不存在適合硅的溶劑，而且晶體必須在超過1400的熔融狀態(tài)下生長。最終的晶體至少有一米長，十厘米的直徑，如果他們要用在半導體工業(yè)上的話還必須有接近完美的晶體結構。這些要求使得工藝很有挑戰(zhàn)性。通常生產半導體級別的硅晶體的方法是Czochralski工藝。這個工藝，圖2.1，使用裝滿了半導體級別的多晶體硅的硅坩鍋。電爐加熱硅坩鍋直到所有的硅融化。然后溫度慢慢降低，一小塊種子晶體被放到坩鍋里。受控制的冷卻使硅原子一層一層的沉積到種子晶體上。裝有種子的棒緩慢的上升，所以只有生長中的晶體的低層

5、部分和熔融的硅有接觸。通過這個方法，能從融化的硅中一厘米一厘米的拉出一個大的硅晶體。裝有晶體的軸緩慢的旋轉，保證生長的均勻性。熔融硅的大表面張力把晶體變成了圓柱形而不是棱柱。圖2.1 生長硅晶體的Czochralski工藝。為了得到需要的純度和尺寸的晶體，Czochralski工藝要求精確的控制。自動化系統(tǒng)控制了熔化物質的溫度和晶體生長的速度。把少量的摻雜多晶硅加到熔融狀態(tài)的硅中就能控制晶體中的摻雜濃度。除了故意加入的雜質，silica坩鍋里的氧和加熱物質中的碳會溶解到熔融狀態(tài)中的硅，混合進生長中的晶體。這些雜質會很微妙的改變最終硅的電學特性。一旦晶體生長到它的最終尺寸，它就會從熔融的液體中提

6、起來，慢慢的冷卻到室溫。最終的單晶硅圓柱體叫做ingot。由于集成電路只是在硅晶體的表面形成，并不會穿透表面很深，所以ingot通常會被切成很多圓形的薄片，這就是wafer。每片wafer能制作出成百上千甚至上萬的集成電路。Wafer越大，能制作的集成電路越多，經(jīng)濟成本也就越低。大多數(shù)現(xiàn)代工藝用150mm（6）或200mm（8）的wafer。通常長度在1到2米的ingot能產生上千片wafer。 2.1.2. wafer的制造 Wafer的制造涉及到一系列的機械工藝。Ingot兩頭的錐形末端會被切掉。剩下的就被磨成圓柱體，它的直徑就決定了最后的wafers的尺寸。研磨后就沒

7、有看得見的晶體方向標志了。晶體的方向是由實驗確定的，沿著ingot的某個邊會磨出一個平面。每個從它上面切下來的wafer就會有一個刻面，或flat，這樣就明白無誤的指出了晶體的方向。 研磨出flat后，制造商就用帶鉆石嘴的鋸子把ingot切成wafers。這道工藝中，有大于三分之一的寶貴的硅晶體就這樣變成了沒用的粉塵。由于要經(jīng)過切割工藝，wafers的表面都是刮痕。由于集成電路的微小的尺寸要求特別光滑的表面，因此wafer的一面必須被拋光。這道工藝開始于機械研磨結束于化學研磨。最終像鏡子一樣亮的表面是暗灰色的并發(fā)出硅特有的接近金屬的光澤。 2.1.3. 硅的晶體結構

8、0;每片wafer是單個硅晶體的薄片。下面的水晶結構決定了打破時wafer是怎么裂開的。大多數(shù)晶體沿著原子間最薄弱的鍵cleavage plane裂開。比如，鉆石晶體在被金屬楔強烈敲擊后會裂開。合適方向的敲擊可以把鉆石分成2半，每個都有完美的平整的表面。如果敲擊的方向不對，鉆石就會粉碎。硅wafer也有它獨特的分裂模式，這可以用零碎的wafer和一疊紙和一支木鉛筆來說明。把wafer放在記事本上，把記事本放在膝蓋上。取一支木頭鉛筆，并把有橡皮的一端壓在wafer的中央。Wafer應該裂成4或6塊楔形的小塊，很像派的小塊（圖 2.2）。裂開方式的均勻性證明了wafer是由單晶硅組成的。圖2.3是

9、硅晶體的一個三維模型。在想象的立方體邊界里由18個硅原子，它稱為unit cell。其中的6個在立方體的6個面的中心。8個在立方體的頂點。兩個背靠背的unit cell共享4個頂點原子和一個面中央原子。在所有的邊上都有另外的unit cell，這樣就在各個方向都拓展了晶體。圖2.2 （100）和（111）硅wafer的典型裂開方式。有些wafers還有第二個更小的flat，用來說明晶體方向和摻雜。這些較小的flats沒有畫出來。 圖2.3 鉆石結構unit cell是個改進的面中央立方體結構。面中央的原子是暗灰色的。 當鋸條硅ingot鋸成wafer時，最后的表面方向和un

10、it cell就決定了許多wafer的特性。比如，一次切削能正好穿過unit cell的一個面或者對角穿過它。這兩種切削后的原子模式不同，他們表面形成的器件的電特性也不同。然而，不是所有的穿過硅晶體的切削都肯定是不同的。因為立方體的表面互相之間是不能區(qū)分的，穿過unit cell任何面的切削看上去和穿過其他面的是一樣的。換句話說，平行于任何unit立方體面的切削平面都有相似的表面。 因為很難用語言描述不同的平面，稱為Miller indices的三重數(shù)字被用來分配給每個可能的穿過晶體結構的平面（附錄 B）。圖2.4 是最重要的兩種平面方向。平行于立方體面的平面叫做（100）面，對角橫

11、穿3個頂點的面叫做（111）面。硅wafer要么沿著(100)面要么沿著（111）面切。盡管還有其他切法，他們都沒有商業(yè)意義。 括號中的Miller indices指出對于晶體平面的垂線的方向。比如，（100）面有一個100垂直于它的方向，（111）面有一個111垂直于它的方向。附錄B討論了Miller indices是怎么計算的并用來代表他們的不同符號的意思。圖2.4 立方體晶體的（100）和（111）面plane  2.2 光刻 硅wafer僅僅是集成電路制造的第一步。剩下很多步驟是把物質沉積在wafer上或把他們蝕刻掉。有很多復雜的沉積和蝕刻技術，

12、但大多數(shù)是沒有可選擇性的。無選擇性，或blanket，工藝會影響整個硅表面而不是部分。少數(shù)可選擇性工藝太慢或太貴，對大批量的生產是無意義的。一種叫做光刻的技術可以實現(xiàn)可選擇性的沉積或蝕刻需要的復雜圖形。集成電路生產中大量使用了光刻。 2.2.1 光刻膠 光刻開始于一種稱作光刻膠的感光性液體的應用。圖形能被映射到光刻膠上，然后用一個developer就能做出需要的模板圖案。光刻膠溶液通常被旋轉式滴入wafer。如圖2.5所示，wafer被裝到一個每分鐘能轉幾千轉的轉盤上。幾滴光刻膠溶液就被滴到旋轉中的wafer的中心，離心力把溶液甩到表面的所有地方。光刻膠溶液黏著在wafer

13、上形成一層均勻的薄膜。多余的溶液從旋轉中的wafer上被甩掉。薄膜在幾秒鐘之內就縮到它最終的厚度，溶劑很快就蒸發(fā)掉了，wafer上就留下了一薄層光刻膠。最后通過烘焙去掉最后剩下的溶劑并使光刻膠變硬以便后續(xù)處理。鍍過膜的wafer對特定波成的光線很敏感，特別是紫外（UV）線。相對來說他們仍舊對其他波長的，包括紅，橙和黃光不太敏感。所以大多數(shù)光刻車間有特殊的黃光系統(tǒng)。圖2.5 光刻膠溶液在旋轉wafer上的應用。Electric motor  基本的光刻膠根據(jù)它在曝光時不同的化學反應分為兩種。Negative resist在UV光線下聚合。未曝光的negative resist

14、 仍舊可以溶于某種溶劑，而聚合的光刻膠變得不可溶解。當wafer浸入溶液時，未曝光區(qū)就被溶解了，曝光區(qū)保持原樣。另一種，positive resist在UV光線下化學分解。這些resists通常不溶解于developing溶液，但是曝光過的部分化學上已經(jīng)變得可溶解了。當wafer浸入溶液后，曝光區(qū)會被沖洗掉，而未曝光區(qū)保持原樣。Negative resist在development時可能會膨脹，所以工藝工程師通常喜歡用positive resists。 2.2.2. 光罩和Reticles 現(xiàn)代光刻依靠的一種類似于放大照片底片的投影印刷。圖2.6 是簡化的曝光過程。透鏡系統(tǒng)

15、校準一個強UV光源，稱為光罩的金屬盤子會擋住光線。UV光穿過光罩中透明的部分和另外的透鏡在wafer上形成圖像。圖2.6中的儀器叫做aligner，因為她必須保證mask的圖像和已存在的wafer上的圖案精確對準。 圖2.6 簡化的用aligner光罩曝光。Sensitized wafer 作為光罩底層的透明版圖必須在尺寸上很穩(wěn)定，否則它投影的圖案和先前其他MASK投影的圖案就不會對齊了。這些板子通常是含有fused silica（通常被誤認為是石英）。在plate的表面上了一薄層金屬后，用任何一種不同的但高精度但是很慢很費錢的方法制造光罩。光罩上的圖形通常是投影到wafe

16、r上的圖形的5或10倍。照相微縮把光罩上的缺陷或無規(guī)律的尺寸縮小了，所以提高了最后圖像的質量。這種放大的光罩根據(jù)放大的度數(shù)不同叫做5X或10X reticle。 Reticle能用來直接在wafer上形成圖案，但這么做有機械困難。Aligner能接受的光罩尺寸被機械方面比如不容易制造所需精度的大透鏡所限制了。結果，大多數(shù)商業(yè)aligners用的是和wafer同尺寸的光罩。一次就能在整個wafer上形成圖案的5X reticle是wafer尺寸的5倍，所以它也裝不到aligner里。實用的5X或10X reticles僅僅是用來在最終的wafer圖像上曝光一個小矩形部分的。為了在整個w

17、afer上復制圖案，這個reticle必須沿著wafer逐步調整并在不同的位置曝光。這個工藝叫做stepping，用來step reticle的aligner叫做stepper。Stepper比普通的aligners慢且更造價高昂。 也有一種用來制造尺寸要求不特別精確的集成電路的比較快的曝光方法。Reticle是在另一塊光罩而不是wafer上step的。這塊光罩現(xiàn)在有了所需圖案的1X圖像。最后的光罩，叫做stepped working plate，能在整個wafer上一次整體曝光。Stepped working plates使得光刻更快費用更低廉，但是效果不如直接在wafer上ste

18、pping retilce精確。即使最小的灰塵斑點也已經(jīng)大到能堵住一部分圖像的傳輸而毀掉至少一塊集成電路。在wafer fab里特別的空氣過濾技術和保護性工作服都已普遍使用，但是仍舊會有一些灰塵避過這些防范措施。光罩的一邊或兩邊通常都裝有薄膜防止曝光中灰塵的干擾。透明的塑料薄膜裝在環(huán)形的spacers上，它緊緊的貼在mask的表面。穿過薄膜的光線沒有被聚焦，所以薄膜上的微粒不會出現(xiàn)在投影的圖像上。薄膜也密封了mask的表面使它不受灰塵影響。 2.2.3. Patterning 曝光過的wafer會用一種合適的developer噴射，通常都是有機溶液的混合液。Develope

19、r會溶解部分resist而露出wafer的表面。沉積或蝕刻只影響這些暴露出的區(qū)域。一旦選定的工藝完成，光刻膠就能用溶液洗掉。或者，也可以用有氧環(huán)境下的反應式離子蝕刻(節(jié)2.3.2)來把光刻膠去掉。這個過程叫做ashing。 許多重要的制造工藝都要求masking層能經(jīng)受高溫。由于大多數(shù)實用的光刻膠都是有機化合物，很明顯他們都不適合。兩種普遍的高溫masking物質是二氧化硅和氮化硅。適合的氣體和硅表面反應就能形成這些物質。這時候就可以用光刻膠和形成圖案并用蝕刻工藝在氧化層或氮化層上開洞了?，F(xiàn)代工藝技術已經(jīng)在高溫沉積和擴散的masking中大量使用氧化層和氮化層。 2.3 氧

20、化物的生成和去除 硅能形成很多種氧化物，最重要的一種是二氧化硅（SiO2）。這種氧化物有很多很有價值的特性，所以硅也變成了最重要的半導體。其他半導體有更好的電特性，但只有硅能形成非常好的氧化物。只要在有氧的環(huán)境下加熱就能在硅wafer表面形成二氧化硅。最終的薄膜能阻止大多數(shù)通常的溶液，但它還是能溶解在氫氟酸里。氧化薄膜是極好的電絕緣體，它不止能隔絕金屬導體也能形成電容和MOS晶體管里的電介質。二氧化硅對硅工藝是如此重要，所以它被更通常的稱作氧化物。 2.3.1. 氧化物的生長和沉積 生成氧化層最簡單的方法是在有氧環(huán)境下加熱硅wafer。如果用純凈的干氧氣，最終的氧

21、化膜叫做干氧化層。圖2.7 是一種典型的氧化設備。Wafer被裝在叫做wafer 船的fused sillica架子上。Wafer 船被慢慢的送入電加熱覆蓋物包裹著的fused silica管中。隨著wafer船進入加熱區(qū)的中央，wafer的溫度慢慢升高。氧氣進入管子吹過每一個wafer的表面。在升高的溫度后，氧分子最終穿過氧化層擴散到底下的硅。氧和硅反應，氧化層漸漸的更厚了。隨著氧化層的增厚，氧擴散的速度越來越慢，所以生長速度隨著時間降低。如表2.1所示，高溫能加速氧化層的生長。晶體方向也會影響氧化速度，（111）硅氧化速度比（100）硅大的多（1 W.R.Runyan和K.E.Bean,

22、Semiconductor Integrated Circuit Processing Technology (Reading, MA:Addison-Wesley,1994), p.84ff.）一旦氧化層達到需要的厚度（隨著時間和溫度測量），wafer就慢慢的從爐子里退出來。 圖2.7 氧化爐的簡化圖furnace  表2.1 在（111）硅上生長0.1m的氧化層所需的時間（2 從R.P.Donovan,”O(jiān)xidation”, in R.M.Burger和R.P.Donovan,eds.,Fundamentals of Silicon Integrated D

23、evice Technology (Englewood Clifffs, NJ: Prentice-Hall,1967),pp.41,49.計算而來） 干氧化層生長起來非常慢，但它的質量特別好因為相對來說在氧化硅界面幾乎沒有缺陷。這些缺陷，或者表面情況，會干擾半導體器件特別是MOS晶體管的正常工作。表面情況的密度是用一個叫做surface state charge或者Qss的參數(shù)來衡量的。生長在（100）硅上的干氧化薄膜有特別低的surface state charge，所以是MOS晶體管的理想電介質。 濕氧化層的生長方法和干氧化層的一樣，但是在加熱管中有蒸汽注入，加速氧化

24、。水蒸氣快速通過氧化層，但水分子分解而釋放出的氫會降低氧化層的質量。（3 因為濕氧化而產生的氫降低了dangling鍵的濃度，但也提高了fixed oxide charge。所以濕氧化和干氧化并不是像本文中寫的那么簡單。）濕氧化通常應用來生產沒有active器件的厚field oxide層。高壓的環(huán)境也能加速干氧化中氧化層的生成。 有時候要在非硅物質上生長氧化層。比如，氧化層經(jīng)常作為兩層金屬之間的絕緣層。在這種情況下，就要用沉積氧而不是前面討論的生長氧的方法了。沉積氧化物可以通過氣態(tài)硅化物和氣態(tài)氧化劑之間不同的反應制得。舉例來說，硅烷氣體和一氧化二氮反應能生成氮氣，水蒸氣和二氧化硅。

25、沉積氧化物的密度低且有很多缺陷點，所以它不適合作為MOS晶體管的電介質。不過它還是能用作多層金屬導體之間的絕緣層或作為保護性的overcoats。 由于薄膜干涉的存在，氧化層看上去是明亮的。當光線穿過透明的薄膜時，入射和反射波陣面之間的破壞性干涉會吸收特定波長的光。不同的膜厚會吸收不同顏色的光。薄膜干涉使肥皂泡表面和水面上的油膜看上去是彩色的。同樣它也使集成電路的微縮照片看上去是彩色的。這些不同的顏色能幫助我們區(qū)分顯微鏡或縮微照片里集成電路的不同區(qū)域。氧化層的大概厚度能用一張氧化物顏色表來確定（4 該表參見 W.A. Pliskin和E.E.Conrad,”Nondestructiv

26、e Determination of Thickness and Refractive Index of Transparent Films,” IBM J.Research and Development, Vol,8,1964,pp.43-51.）</P< p>2.3.2. 氧化物的去除 圖2.8說明了在氧化層上刻出圖形的過程。第一步在wafer上生長一薄層氧化物。接下來，滴光刻膠到旋轉的wafer上。用烘焙爐去除溶液并使光刻膠變硬。光刻曝光后，用溶液洗掉曝光區(qū)域的光刻膠，露出氧化層。留下的光刻膠作為氧化層蝕刻時的mask物質。最后把光刻膠都洗去，留下刻好的氧化

27、層。 圖2.8 氧化生長和去除步驟  可以用兩種方法來蝕刻。濕蝕刻用溶液洗去氧化物而不是光刻膠或底下的硅。干蝕刻用反應式等離子達到同樣的效果。濕蝕刻很簡單，但干蝕刻能更好的做到線寬控制。 大多數(shù)濕蝕刻用的溶液是氫氟酸（HF）。這是一種很容易溶解二氧化硅的強腐蝕性物質，但它不會影響硅或有機光刻膠。蝕刻過程包括把wafer浸入有氫氟酸溶液的塑料桶里一定的時間，然后把所有的酸都沖洗掉。濕蝕刻是等方性的，因為它垂直和橫向的處理速度都是一樣的。圖2.9A說明了酸在工作時會在光刻膠的邊緣下產生sloping sidewalls。由于為了保證要有足夠的時間使得所有的開

28、口的地方都完成，過蝕刻就不可避免了。只要wafer還浸在酸里，它就不斷的腐蝕sidewall。不同的蝕刻條件，氧化層厚度和其他因素決定了有不同的sidewall腐蝕程度。由于這些不確定性，濕蝕刻不能滿足現(xiàn)代半導體工藝的苛刻的線寬控制要求。 有幾種不同的干蝕刻工藝。（5 反應式離子蝕刻是3種干蝕刻中的一種，其他兩種是等離子蝕刻和化學蒸汽蝕刻。RIE是最有用的因為它能提供很好的各向異性的特性。參見Runyan, et al., pp.269-272.）一種稱為反應式離子蝕刻（RIE），它用等離子轟擊來腐蝕wafer表面。穿過低壓混合氣體的silent電瀉放能產生高能分子，稱為反應式離子。

29、蝕刻設備把這些離子以高速向下注入wafer。因為這些離子以很陡峭的角度撞擊wafer，蝕刻過程中垂直方向比橫向的速度快的多。反應式離子蝕刻的各向異性使sidewall就像圖2.9B一樣垂直。圖2.10是反應式離子蝕刻設備簡圖。 圖2.9 各向同姓的濕蝕刻（A）和各向異性的干蝕刻（B）的比較。注意濕蝕刻引起的氧化物的凹槽。 RIE系統(tǒng)中的蝕刻氣體用的是有機鹵化物，比如trichloroethane，或者和惰性氣體比如氬氣混合。從這些混合物里得到的反應式離子會優(yōu)先攻擊二氧化硅而不是光刻膠或硅。已經(jīng)開發(fā)出了不同的蝕刻氣體混合物，他們能各向異性的蝕刻氮化硅或硅或其他物質。 

30、;圖2.10 反應式離子蝕刻設備簡圖現(xiàn)代工藝只能依靠干蝕刻來獲得亞微米幾何圖形的精確控制。這些結構更高的封裝密度和更好的性能補償了干蝕刻的復雜性和高成本。 2.3.3. 氧化物生長和去除的其他效應 在典型的工藝處理順序里，wafer要反復幾次氧化和蝕刻才能得到masking層。這些多次的masked氧化使得硅表面非常不平坦。最終表面的不平整必須特別注意因為現(xiàn)代的精細的光刻有非常狹窄的field深度。如果表面不平整太厲害，想把光罩的圖像定位在resist上就變得不可能了。 看一下圖2.11中的wafer。平坦的硅表面已經(jīng)被氧化，蝕刻后形成一系列氧化層開口（圖2.11

31、A）。經(jīng)過對蝕刻后的wafer熱氧化形成圖2.11B所示的截面圖。原先去除氧化層留下的開口又快速的氧化，而已經(jīng)覆蓋了一層氧化層的表面氧化起來比較慢。硅表面腐蝕掉大約45的氧化物厚度的增長。（6 這個值是Pilling-Bedworth 比例，相當于2.2 的倒數(shù)：G.E.Anner,Planar Processing Primer (New York: Van Nostrand Reinhold, 1990), p.169.）原來氧化層開口下的硅比周圍的硅凹下去更深。在原先氧化層開口的氧化物厚度小于周圍表面的厚度，因為周圍表面原來就已經(jīng)有一層氧化層。氧化物厚度和硅表面深度的差別合起來產生了表面

32、中斷特性，叫做oxide step。 圖2.11 wafer topography上的patterened氧化效應 熱氧化的生長也會影響底下硅的摻雜。如果雜質比硅更可以溶于氧化物，那么在氧化的過程中，它會從硅中遷移到氧化物中。這樣硅表面就變成雜質的耗盡區(qū)。硼更好溶于氧化物而不是硅，所以它會轉移到氧化物中。這個效應有時叫做boron suckup。相反的，如果雜質更容易溶于硅而不是氧化物，那么氧化硅界面會把雜質推到硅里，在表面形成一個本地的更高的摻雜水平。磷（就像砷和銻）遷移到硅中，所以隨著氧化的進行，他們會聚集到表面來。這個效應有時叫做phosphorus pileup或者

33、phosphorus plow。圖2.12A和圖2.12B的摻雜圖分別說明了boron suckup和phosphorus plow。在這兩種情況中，前氧化摻雜水平是個常數(shù)，由于隔離,靠近表面的雜質濃度都是互不相關的。隔離機制的存在使設計集成器件的雜質水平更復雜。 圖2.12氧化隔離機制：（A）boron suckup 和（B）phosphorus plow（7 A.S. Grove, O.Leistiko,and C.T. Sah, “Redistribution of Acceptor and Donor Impurities During Thermal Oxidation o

34、f Silicon,” J.Appl. Phys., Vol.35, #9,1964,pp.2695-2701.） 硅的摻雜也影響氧化物的生長速度。N擴散區(qū)通過叫做dopant-enhanced oxidation的過程能加速它附近的氧化物的生長。因為donor干擾了氧化物界面的原子鍵，引起了斷層和其他的結構缺陷。這些缺陷加速了氧化和上面氧化物的生長。在長時間的熱驅動和氧化之前，重摻雜的N+沉積發(fā)生的比較早時，這個效應更明顯。圖2.13就是N+區(qū)沉積后長時間熱氧化結束后的wafer。N擴散區(qū)上的氧化層比周圍地區(qū)上的氧化層厚。為了降低單位面積的電容，Dopant-enhanced ox

35、idation能用來加厚field oxide。因此深N+擴散區(qū)上的電容比輕摻雜區(qū)上的電容在它的底部和襯底之間寄生出的電容要小。</P< p> 圖2.13dopant-enhanced oxidation效應 2.3.4. 硅的本地氧化（LOCOS） 稱為硅的本地氧化（LOCOS）的技術能實現(xiàn)厚氧化層選擇性生長。（8 “LOCUS: A New I.C. Technology,” Microelectronics and Reliability, Vol. 10,1971, pp.471-472）這個工藝開始于薄pad oxide的生長，它能保護

36、硅表面不受接下來的機械壓力影響。（圖2.14）?；瘜W氣相沉積在pad oxide的頂部產生一層氮化膜。這個氮化物被蝕刻后使該區(qū)域選擇性的氧化。氮化物阻礙了氧和水分子的擴散，所以只在氮化物開口處有氧化。有些氧化劑能擴散到氮化物邊緣下的一小段距離，產生了一個彎曲的過渡區(qū)域，叫做birds beak。（9 E.Bassous, H.N.Yu, and V.Maniscalco, “Topology of Silicon Structures with Recessed SiO2,” J.Electrochem. Soc, Vol. 123, #11,1976, pp.1729-1737.）一旦氧化結

37、束，氮化層就被洗掉露出蝕刻后的氧化物。 圖2.14 硅的本地氧化（LOCOS）工藝。 CMOS和BiCMOS工藝用LOCOS在wafer的電惰性區(qū)域上生長厚field oxide。Field oxide沒有覆蓋的區(qū)域叫做moat區(qū)，因為他們在wafer上形成淺溝。后來在moat區(qū)生長的非常薄的高質量的gate oxide會成為MOS晶體管的gate電介質。 叫做Kooi effect的機制使gate oxide的生長變得復雜。（10 E.Kooi, J.G. van Lierop, and J.A.Appels, “Formation of Silicon Nit

38、ride at a Si-SiO2 Interface during Local Oxidation of Silicon and during Heat-Treatment of Oxidized Silicon in NH3 Gas,” J. Electrochem. Soc., Vol. 123, #7, 1976, pp.1117-1120.）通常LOCOS氧化中使用的水蒸氣也會影響氮化物薄膜表面，產生氨水，其中的一些又會遷移到靠近pad oxide的氮化物開口附近。在那里他們和底下的硅反應形成氮化硅（圖2.15）。由于這些氮化沉積物處于pad oxide的下面，即使LOCOS氮化物被

39、去除了他們仍舊還存在。即使在gate oxide生長之前去除pad oxide也不能去掉這些沉積物，因為蝕刻是對氧化物選擇性的，而不是對氮化物。在gate氧化期間，殘留的氮化物的作用就好像無意的LOCOS mask，降低了moat區(qū)邊緣的氧化生長。在這些點的gate oxide可能不夠厚來承受全工作電壓。先生長一薄層氧化層再去除就能避免Kooi effect。因為氮化硅氧化緩慢，這個dummy gate oxidation 去掉了殘留的氮化物并立刻提高了后來的真正的gate oxide生長的完整性。</P< p> 圖2.15 在bird's beak（A）下

40、生長的氮化物引起的Kooi effect，在接下來的氧化中防止gate oxide的形成（B）。 2.4 擴散和離子注入 離散二極管和晶體管能在晶體生長的時候在硅ingot里形成結而生產出來。假設硅ingot開始的時候是P型晶體。經(jīng)過短暫的生長后，通過加入控制量的磷melt被反向摻雜。繼續(xù)的晶體生長會產生一個嵌入ingot的PN結。連續(xù)的反摻雜能在晶體里產生多個結，這樣就能生產grown-junction晶體管。集成電路不能生長出來，因為沒辦法在不同的wafer區(qū)生產不同的摻雜區(qū)。即使生產簡單的grown-junction晶體管都很困難，因為grown junction的厚

41、度和planarity很難控制。每個反摻雜也提升了總的摻雜濃度。硅的一些特性（比如少數(shù)載流子lifetime）和總摻雜濃度有關，而不是超過另一種雜質的過剩量。因為反復的counterdoping降低了硅的電特性。 歷史上，因為更好的planar工藝而很快拋棄了grown junction工藝。這個工藝用來生產現(xiàn)代的集成電路和大多數(shù)的現(xiàn)代離散器件。圖2.16說明了怎么用planar工藝在wafer上制作離散二極管。首先均勻摻雜的硅晶體被切成wafer。生長在wafer表面的氧化層被光刻和蝕刻。去除氧化層的硅接觸到雜質源。Wafer在加熱管中又被加熱來使雜質進入硅，形成了淺的counte

42、rdoped區(qū)。完成的wafer被切成成千上萬的二極管。Planar工藝不需要硅ingot的多次counterdoping，因此可以得到更精確的結深和雜質分布控制。 </P< p>圖2.16 使用planar工藝制作擴散的PN結二極管。 2.4.1. 擴散 雜質原子穿越硅結構的熱擴散方式和載流子擴散的方式非常相似（節(jié)1.1.3）。由于較重的雜質原子和晶體結構結合的更牢固，所以為了獲得適當?shù)臄U散率需要800到1250的高溫。一旦雜質進入預期的節(jié)深度，wafer就要冷卻下來，雜質原子也被固定到晶體結構中。用這種方法形成的摻雜區(qū)域叫做diffusion

43、。 通常制作一個diffusion包括兩個步驟：首先是沉積（或預沉積），然后是drive（或drive-in）。沉積指加熱wafer，讓它和外部的雜質原子源接觸。其中的一些從源擴散到硅wafer的表面形成一淺層重摻雜區(qū)。然后移開外部雜質源，wafer被加熱到一個更高的溫度并保持一段時間。在沉積過程中引入的雜質向下運動，形成更深的但濃度降低的diffusion。如果要制作摻雜非常重的結，就不需要從wafer旁移開雜質源，沉積和接下來的drive就能合并成一個步驟。 在硅工藝中有4種廣泛使用的雜質：硼，磷，砷和銻。（11 選這些雜質的原因是他們很容易離子化和溶于硅形成重摻雜di

44、ffusion。參見F.A. Trumbore, “Solid Solubilities of Impurity Elements in Germanium and Silicon,” Bell Syst. Tech. J., Vol. 39, #1, 1960, pp. 205-233.）只有硼是acceptor；其他三個都是donors。硼和磷擴散起來相對來說更快，砷和銻擴散起來就慢了很多（表2.2）。砷和銻用在要求非常慢速的擴散場合比如，要制作非常淺的結的時候。即使硼和磷在溫度低于800也不擴散，必須使用特別的高溫擴散爐。  表2.2 典型的微米下的結深（1020原子

45、/cm3，1016原子/cm3 background, 15分鐘沉積，1小時drive）。（12 使用R.S. Muller 和 T.I. Kamins的Device Electronics for Integrated Circuits, 2nd ed.(New York: John Wiley and Sons,1986), p.85.中的擴散率計算）圖2.17 是簡化的典型磷擴散設備圖。長的fused silica管子穿過電爐，電爐能在管子的中部產生一個非常穩(wěn)定的加熱區(qū)。Wafer裝上wafer boat后，通過控制插入速率的機構慢慢的被推進爐子。干氧被注入裝有液體氯氧化磷（POCl3，

46、通常叫做pockle）的瓶子。一小部分POCl3蒸發(fā)了，并由氣流帶到wafer。由POCl3分解出的磷原子擴散到氧化層，形成摻雜氧化物，它起到了沉積源的作用。當足夠長時間沉積大量的雜質在硅上后，wafer撤出爐子并去除摻雜的氧化物（稱為deglazing的過程）。Wafer然后裝入到另一個爐子，他們被加熱來驅使磷向下擴散形成需要的diffusion。如果要制作高濃度的磷diffusion，drive前的deglazing就不需要了。只要對雜質源做適當?shù)淖兓?，這個設備就能用來擴散4種雜質中的任何一種。 圖2.17 用POCl3源的磷擴散爐簡圖 已經(jīng)有很多其他沉積源被發(fā)明出來了

47、。氣態(tài)的雜質比如乙硼烷（代替硼）或磷化氫（代替磷）可以直接注入到運送氣流。放在硅wafer之間的薄氮化硼圓片能作為硼的固體沉積源。在高溫氧化環(huán)境中，從這些圓片中釋放出的三氧化硼會接觸到周圍的wafer。其他不同的spin-on glasses也被作為雜質源出售。這些含有摻雜氧化物的東西溶解于揮發(fā)性的溶劑中。當溶液被滴入wafer上后，簡短的烘焙去掉溶劑，在wafer上留下?lián)诫s氧化層。這個叫做glass的物質就作為接下來擴散的雜質源。 這些沉積方法都不特別好控制。即使使用氣態(tài)源（它能被精確計量），wafer周圍不均勻的氣體流不可避免的產生摻雜變化。對于不非常苛刻的工藝，比如標準bipo

48、lar，這些方法都能得到很好的結果?，F(xiàn)代CMOS和BiCMOS工藝要求比通常的沉積技術能達到的更精確的沉積程度和結深度控制。離子植入能達到需要的精度，但代價是更復雜和更昂貴的設備。 2.4.2. 擴散的其他效應 擴散的過程有很多限制。擴散只能在wafer表面進行，限制了能制造的幾何圖案。雜質擴散不均衡，所以最終的diffusion沒有穩(wěn)定的摻雜特性。接下來的高溫過程繼續(xù)drive先前沉積的雜質，所以在這個過程中太早形成的結在后面的步驟里被driven的更深了。雜質擴散到氧化層窗口邊緣以下，擴大了diffusion的圖案。由于隔離機制，diffusion和氧化互相作用，結果形

49、成耗盡區(qū)或加強表面摻雜程度。Diffusion之間甚至相互作用，因為一種摻雜的存在會影響其他的擴散速度。這些和其他復雜的因素使擴散過程遠比它起初看起來的復雜的多。</P< p>擴散只能產生相對淺的結。實際的drive時間和溫度把結深度限制在大約15微米。大多數(shù)diffusion還要淺的多。因為diffusion通常用oxide mask來制作圖案，diffusion通常像圖2.18中的截面圖。雜質往各個方向擴散的速度基本一樣。結在氧化層窗口下橫向移動了大約結深度80的距離。（13 參見 D.P. Kennedy and R. R. OBrien, “Analysis of t

50、he Impurity Atom Distribution Near the Diffusion Mask for a Planar p-n Junction,” IBM J.of Resarch and Development, Vol. 9, 1965, pp. 179-186）這個橫向的移動，叫做outdiffusion，使得最后的擴散區(qū)尺寸超過了畫的氧化層窗口尺寸。由于對應于氧化物移動的位置而不是最終結的位置的薄膜干涉引起的氧化物色彩改變，outdiffusion在顯微鏡下是看不見的。 圖2.18 典型的planar diffusion的截面圖和摻雜特性。 Diff

51、usion的摻雜程度和結深度相關。忽略隔離機制，雜質濃度在表面是最高的，隨著深度慢慢降低。因為最后的摻雜屬性理論上能預測出來并實驗檢驗。圖2.18顯示了氧化物窗口中間一點的理論摻雜屬性。這個屬性假設氧化物隔離仍舊可以忽視，當然不總是這樣。硼的suckup可能降低表面P型擴散的摻雜，甚至產生一個輕微的反轉為N型的摻雜diffusion。磷的pileup不會產生表面反轉，但它仍舊可以影響表面摻雜程度。 剛才提到，擴散速度受其他摻雜種類存在的影響?？紤]一個磷重摻雜的發(fā)射極擴散到硼輕摻雜的基極的NPN晶體管。發(fā)射極中高濃度的donor的存在使晶體結構扭曲而產生缺陷。這些缺陷可能遷移到表面，在

52、那里他們引起dopant-enhanced氧化。其他缺陷向下遷移，在那里他們加速了下面基極區(qū)硼的擴散。這個機制，叫做emitter push，的結果是在發(fā)射極下比周圍區(qū)域有更深的基極diffusion（圖2.19A）。（14 A.F. W. Willoughby, “Interactions between Sequential Dopant Diffusions in Sillicon A Review,” J.Phys. D: Appl. Phys. Vol.10, 1977,pp.455-480）由于updiffusing NBL的尾部和base diffusion有交集，diffusi

53、on下NBL的存在可能降低結深度。這個效應叫做NBL push 類似于廣為人知的emitter push，即使他們底下的原理十分不同（圖2.19B）。NBL push可能干擾精確diffused的電阻的layout。相似的原理加速了氧化區(qū)下雜質的擴散。氧化過程產生了defect，有些向下遷移加強了成長中的氧化物下的雜質擴散的速度。這個機制叫做oxidization-enhanced diffusion (15 K. Taniguchi, K. Kurosawa, and M. Kashiwagi, “Oxidation Enhanced Diffusion of Boron and Phosp

54、horus in (100) silicon,” J. Electrochem. Soc., Vol. 127, #10, 1980, p. 2243-2248.)。它影響所有的雜質，且它能在LOCOS區(qū)氧化物下比其他附近moat區(qū)產生更深的diffusion。（圖2.19C）。 圖2.19 改變擴散速度的機制包括emitter push (A), NBL push (B)，和oxidation-enhanced diffusion (C)。 即使是最復雜的計算機程序也不能總是預測實際的摻雜特性和結深度，因為有太多的交互作用發(fā)生。工藝工程師必須謹慎的實驗來找到wafer上器

55、件連接的生產的方法。工藝越復雜，這些交互作用就越復雜，就更難找出一個適合的方法。由于process design耗費非常多的時間和努力，大多數(shù)公司只使用一些特定的工藝生產他們所有的產品。把新工藝步驟嵌入已存在的方法中的難度也解釋了為什么工藝工程師不愿意修改他們的工藝。 2.4.3. 離子注入 由于傳統(tǒng)擴散技術的限制性，現(xiàn)代工藝大量使用了離子注入。 離子注入機是一種特殊的粒子加速器，用來加速雜質原子，使他們能穿透硅晶體到達幾微米的深度。（16 注入深度和注入能量有關。 本節(jié)討論的注入涉及到的能量不超過幾百keV。一些現(xiàn)代CMOS工藝使用multi-MeV注入來達到更深的地方（

56、510m）。離子注入不需要高溫，所以一層光刻膠也能作為注入雜質的mask。注入比傳統(tǒng)的沉積擴散有更好的雜質濃度和特性控制。但，大注入也需要相應的長注入時間。離子注入機是很復雜且昂貴的器件。許多工藝使用擴散和注入結合的方法降低總的成本。 圖2.20 是離子注入機的簡圖。離子源提供了離子化的雜質原子，這些原子將在縮小的線性加速器的電場中被加速。Magnetic analyzer會挑出所需種類的離子，一對偏轉板將掃描最終穿過wafer的離子束。整個系統(tǒng)都處于高真空中，所以整個設備是密封在鋼housing中。 圖2.20 離子注入機的簡圖（17 這個方案只是其中的一種；參見Anne

57、r, p. 313ff.） 一旦離子進入硅結構內，他們立刻由于和周圍原子的碰撞而開始減速。每次碰撞都把運動中的離子的動能轉移到固定的原子上。離子束一邊快速傳播一邊散發(fā)出能量，因為注入以一種outdiffusion的方法展開（四散）。也有原子因為碰撞而被撞出結構，因為大量的結構損壞只有通過在適度的溫度（800到900）里保持幾分鐘退火wafer才能修復。硅原子變成可移動的了，在注入?yún)^(qū)域邊緣的未碰撞的硅晶體結構則作為晶體生長的種子。損壞從注入?yún)^(qū)朝著中央慢慢anneal out。如果接下來wafer被加熱到非常高的溫度，離子注入的雜質會因為熱擴散而重新分布。因此，可以通過先注入所需的雜質然

58、后drive他們向下到設定的結深度來制造深的輕摻雜diffusion。離子注入的雜質的濃度和注入計量有直接的比例關系，注入計量又等于離子束電流和時間的乘積。計量可以精確監(jiān)測和控制，它比傳統(tǒng)沉積技術能提供更好的可重復性。摻雜特性由單獨的離子得到的能量決定，一個叫做注入能量的量。低能量的注入是非常淺的，而高能量注入實際上完成了大多數(shù)硅表面下雜質原子注入的工作。離子注入能用來把subsurface區(qū)反轉成buried layer。由于注入能量的實際限制，這些buried layer通常都非常淺。 離子注入有點各向異性。注入邊緣，特別是低能量的淺注入，還不如熱擴散傳播的厲害。這種特點在sel

59、faligned結構的生產中極大的提高了MOS晶體管的性能。圖2.21說明了離子注入生產self-aligned MOS 源/漏區(qū)的過程。一層多晶硅已經(jīng)沉積，在薄gate oxide的頂部也已刻出圖案。多晶硅不僅形成MOS晶體管的gate 電極而且同時作為一個注入mask。多晶硅阻止了gate電極下的注入，形成了精確對齊的源和漏區(qū)。Source和drain對gate的對齊只受限于離子束擴散時引起的小量straggle。如果沒有使用self-aligned 注入，gate和source/drain之間可能發(fā)生光刻不對齊，最終的overlap 電容可能降低MOS晶體管的開關速度。 圖2.

60、21 離子注入形成的self-aligned source 和drain 區(qū) 當從某個角度觀察硅結構時，硅原子列之間的空隙，叫做channels，就變得可見了。只要晶體稍微轉過一點點，這些就消失不見了。當垂直觀察時，（100）和（111）硅表面里都能看到channel。如果離子束垂直撞擊（100）或（111）表面，在散射開始前離子就能進入深層的晶體。最終的摻雜分布主要依賴于離子束入射的角度。為了避免這個難題，大多數(shù)注入機以跟wafer成大約7°的角度投射離子束。 2.5 硅沉積純的或摻雜的硅薄膜可以在wafer的表面化學生長。表面下的本質決定了最終的薄膜是單晶還是多晶的。如果表面是曝光后的單晶硅，那么它能作為晶體生長的種子且沉積薄膜也會是單晶。如