pwm信號發(fā)生器pwm信號發(fā)生器詳細版.實驗報告詳細版

1、第 PAGE5 頁 共 NUMPAGES5 頁最新教學課件EDA實驗報告學院：電氣學院班級：電科1班學號：12401720_6姓名：劉明煌實驗三 PWM信號發(fā)生器的設計實驗目的進一步熟悉掌握Quartus 。進一步熟悉和掌握GW48-CK或其他EDA實驗開發(fā)系統(tǒng)的應用。學習和掌握VHDL進程語句和元件例化語句的使用。實驗內(nèi)容設計并調(diào)試好PWM信號發(fā)生器電路PWM.VHD,并用GW48-CK或其他EDA實驗開發(fā)系統(tǒng)進行硬件驗證。實驗條件開發(fā)軟件：Quartus 。實驗設備：GW48-CK EDA實驗開發(fā)系統(tǒng)。擬用芯片：EP2C8Q208C8N。實驗設計系統(tǒng)原理框圖為了簡化設計并便于顯示，本信號發(fā)

2、生器電路PWM的設計分為兩個層次，其底層電路可，再由包括兩個完全相同的加載加法計數(shù)器LCNT8而成。PWM電路圖VHDL程序PWM信號發(fā)生器的底層和頂層電路均采用VHDL文本輸入，有關VHDL程序如下。加載加法計數(shù)器LCNT8的VHDL程序：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY LCNT8 ISPORT(CLK,LD:IN STD_LOGIC;D:IN INTEGER RANGE 0 TO 255;CAO:OUT STD_LOGIC);END ENTITY LCNT8;ARCHITECTURE ART OF LCNT8 ISSIGNAL

3、 COUNT:INTEGER RANGE 0 TO 255;BEGINIF CLKEVENT AND CLK=1THENIF LD=1THEN COUNTCLK,LD=LD1,D=A,CAO=CAO1);U2:LCNT8 PORT MAP(CLK=CLK,LD=LD2,D=B,CAO=CAO2);PROCESS(CAO1,CAO2)ISBEGINIF CAO1='1'THEN SPWM='0'ELSIF CAO2'EVENT AND CAO2='1'THEN SPWM='1'END IF;END PROC

4、ESS;LD1=NOT SPWM;LD2=SPWM;PWM=SPWM;END ARCHITECTURE ART;3）工程編譯后：4）仿真波形設置本程序包括兩個程序，因此先進行底層的加載加法計數(shù)器LCNT8的仿真，在進行頂層PWM的仿真，下圖為PWM的輸入設置及可能結果估計圖。5）管腳鎖定文件根據(jù)PWM電路原理圖，本設計實體的輸入有A,B以及脈沖信號CLK，輸出為PWM。實驗結果及總結1）仿真圖如下：PWM2）可能出現(xiàn)的問題在上面的程序運行中，會出現(xiàn)仿真有瑕疵，不穩(wěn)定。應將LCNT8的VHDL程序修改為：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTIT

5、Y LCNT8 ISPORT(CLK,LD:IN STD_LOGIC;D:IN INTEGER RANGE 0 TO 255;CAO:OUT STD_LOGIC);END ENTITY LCNT8;ARCHITECTURE ART OF LCNT8 ISSIGNAL COUNT:INTEGER RANGE 0 TO 255;BEGINPROCESS(CLK) ISBEGINIF CLK'EVENT AND CLK='1'THENIF LD='1'THEN COUNT=D;ELSE COUNT=COUNT+1;END IF;END IF;END PROCESS;PROCESS(COUNT,CLK) ISBEGINIF CLK'EVENT AND CLK='1'THENIF COUNT=255 THEN CAO='1&