大連理工大學(xué)機(jī)組知識(shí)點(diǎn)總結(jié)(1-5章)(共22頁(yè))

1、在此處鍵入1.2主要內(nèi)容 在此處鍵入第一章計(jì)算機(jī)系統(tǒng)概論(giln)1.1重點(diǎn)難點(diǎn)計(jì)算機(jī)系統(tǒng)是一個(gè)非常復(fù)雜的系統(tǒng),它由硬件和軟件兩大部分組成(z chn)。讀者必須清楚地認(rèn)識(shí) 到硬件和軟件各自在計(jì)算機(jī)系統(tǒng)中的地位和作用以及它們相互之間的依存關(guān)系。硬件(yn jin)是指計(jì)算機(jī)的實(shí)體部分。它由看得見(jiàn)摸得著的各種電子元器件及各類(lèi)光、電、機(jī)設(shè)備的 實(shí)物組成，包括主機(jī)、外設(shè)等。軟件是看不見(jiàn)摸不著的.由人們事先編制成的具有各類(lèi)特殊功能的倩息組成s通常把這些 信息，諸如各類(lèi)程序存儲(chǔ)于各類(lèi)媒體中，如RAM、ROM、磁盤(pán)、光盤(pán)、磁帶甚至紙帶等。硬件必須依靠軟件來(lái)發(fā)揮其自身的各種功能及提高自身的工作效率。軟件甚

2、至還能使硬件 發(fā)揮類(lèi)似人腦思維的功能。計(jì)算機(jī)系統(tǒng)倘若失去了軟件，其硬件將一籌莫展，猶如人類(lèi)失去了大 腦。而軟件必須依托硬件的支撐才能真正施展其才華，一旦失去了硬件，猶如人類(lèi)失去T軀體, 軟件也毫無(wú)意義，成了幽靈Q因此，計(jì)算機(jī)系統(tǒng)的軟、硬件互依互存，互相發(fā)展+缺一不可。本課程旨在介紹計(jì)算機(jī)系統(tǒng)的硬件組成。倘若剖析任何一臺(tái)計(jì)算機(jī),其內(nèi)部組織的繁雜程 度會(huì)使你眼花繚亂，無(wú)從人手。讀者必須學(xué)會(huì)以宏觀的思維來(lái)對(duì)待微觀的結(jié)構(gòu)。為此,本書(shū)采用 自頂向下、由表及里、層層細(xì)化、深人內(nèi)核的編寫(xiě)手法。圖1.1使讀者一目了然地看到一個(gè)結(jié)構(gòu) 簡(jiǎn)單、清晰明了的計(jì)算機(jī)內(nèi)部組成框圖，并由此使讀者領(lǐng)略全書(shū)的要點(diǎn)和各章節(jié)之間的相

3、互 關(guān)系。為了使讀者對(duì)馮+諾依曼計(jì)算機(jī)棊本組成有一概要的認(rèn)識(shí)(rn shi)，本章重點(diǎn)要求讀者掌握一個(gè)較 細(xì)化的計(jì)算機(jī)組成框圖，如圖】.2所示6而旦要求學(xué)生(xu sheng)根據(jù)此圖描述計(jì)算機(jī)內(nèi)部的控制流和數(shù) 據(jù)流的變化，從而初步認(rèn)識(shí)計(jì)算機(jī)內(nèi)部的工作(gngzu)過(guò)程。圖中主存儲(chǔ)器由存儲(chǔ)體M、MAR和MDR組成。存儲(chǔ)體由很多存儲(chǔ)單元組成，用來(lái)存放指令 或數(shù)據(jù),MAK存放欲訪問(wèn)的存儲(chǔ)單元的地址，MDR存放從存儲(chǔ)單元讀出的信息或即將存人呆存 儲(chǔ)單元的信息。運(yùn)算器由累加器ACC、乘商寄存器MQ、操作數(shù)寄存器X和算術(shù)邏輯部件ALU 組成，用來(lái)完成算術(shù)運(yùn)算和邏輯運(yùn)算控制器由PC JR、CU組成，PC存

4、放欲執(zhí)行指令的地址，m 存放欲執(zhí)行的指令，CU用來(lái)發(fā)出各種操作命令由于本章的概念、名詞較多，初學(xué)者很難很快領(lǐng)會(huì)艽確切含意。但只要循序漸進(jìn)地認(rèn)真學(xué)習(xí)1.2主要內(nèi)容1.2*1基本概念必須重點(diǎn)掌握下列概念：(1)計(jì)算機(jī)系統(tǒng)及計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)。硬件、計(jì)算機(jī)、主機(jī)、CPU、主存、輔存、外部設(shè)備。軟件、系統(tǒng)軟件、應(yīng)用軟件。(4)高級(jí)語(yǔ)言、匯編語(yǔ)言、機(jī)器語(yǔ)言。計(jì)算機(jī)組成和計(jì)算機(jī)體系結(jié)構(gòu)。存儲(chǔ)(cn ch)單元(dnyun)、存儲(chǔ)元件、存儲(chǔ)基元、存儲(chǔ)字、存儲(chǔ)(cn ch)字長(zhǎng)、存儲(chǔ)容量。機(jī)器字長(zhǎng)、指令宇長(zhǎng)、存儲(chǔ)字長(zhǎng)。1.2*2馮諾依曼計(jì)算機(jī)的特點(diǎn)1945年，馮*諾依曼在制定EDVAC(電子離散變量計(jì)算機(jī)）

5、的計(jì)劃中.提出了存儲(chǔ)程序的概 念，即將程序和數(shù)據(jù)一起存放在存儲(chǔ)器中，以后凡以此概念為基礎(chǔ)的各類(lèi)計(jì)算機(jī)，都稱為馮*諾 依曼機(jī)。其特點(diǎn)為：(1)計(jì)算機(jī)由運(yùn)算器、存儲(chǔ)器、控制器和輸人設(shè)備、輸出設(shè)備五大部件組成。U)指令和數(shù)據(jù)以同等地位存于存儲(chǔ)器內(nèi)，并可按地址尋訪指令和數(shù)據(jù)均用二進(jìn)制代碼表承。指令由操作碼和地址碼組成，操作碼用來(lái)表示操作的性質(zhì)，地址碼用來(lái)表示操作數(shù)在存 儲(chǔ)器中的位置。指令在存儲(chǔ)器內(nèi)按順序存放通常，指令是順序執(zhí)行的，在特定條件下,可根據(jù)運(yùn)算結(jié) 果或根據(jù)設(shè)定的條件改變執(zhí)行順序。早期的馮*諾依曼機(jī)以運(yùn)算器為中心，輸人輸出設(shè)備通過(guò)運(yùn)算器與存儲(chǔ)器傳送數(shù)據(jù)。1.2*3計(jì)算機(jī)硬件框圖主教材中給出了三

6、個(gè)計(jì)算機(jī)硬件框圖：以運(yùn)算器為屮心的計(jì)算機(jī)結(jié)構(gòu)中，輸人的程序和數(shù)據(jù) 必須通過(guò)運(yùn)算器存人存儲(chǔ)器中，存儲(chǔ)器中的結(jié)果也必須通過(guò)運(yùn)算器送至輸出段備;以存儲(chǔ)器為中 心的汁算機(jī)結(jié)構(gòu)中，輸人輸出設(shè)備可以不通過(guò)運(yùn)算器直接與存儲(chǔ)器傳送信息;現(xiàn)代計(jì)算機(jī)結(jié)構(gòu) 中，將運(yùn)算器和控制器集成在個(gè)芯片內(nèi).組成CPU。無(wú)論何種計(jì)算機(jī)結(jié)構(gòu)都由五大部件組成。學(xué)習(xí)計(jì)算機(jī)硬件框圖時(shí)，不僅要掌握五大部件各自的作用，還必須了解各部件之間的相互關(guān) 系，如控制器要向其他四個(gè)部件發(fā)出命令信息，四個(gè)部件要向控制器發(fā)送反饋信息。而由指令組 成的程序或數(shù)據(jù)可以在輸人設(shè)備與存儲(chǔ)器之間、輸出設(shè)備與存儲(chǔ)器之間以及控制器與存儲(chǔ)器之 間傳送u1.2.4計(jì)算機(jī)的工

7、作(gngzu)過(guò)程計(jì)算機(jī)的工作過(guò)程(guchng)是本章的重點(diǎn)D人們需將事先編好的程序（指令序列）送至計(jì)算機(jī)的存 儲(chǔ)器內(nèi)、然后計(jì)算機(jī)按此指令序列逐條完成全部指令的功能，直至程序結(jié)束。因此，要了解計(jì)算 機(jī)的工作過(guò)程,必須(bx)首先了解計(jì)算機(jī)完成一條指令的信息流程。L完成一條指令的信息流程根據(jù)圖L2,以取數(shù)指令（即將指令地址碼指示的存儲(chǔ)單元中的操作數(shù)取出后送至運(yùn)算器的 ACC中）為例，其信息流程是：取指令PCMARMMDRIR分析指令P(m)cu執(zhí)行指令A(yù)d(IR)MARMMDR一ACC此外，每完成一條指令，還必須為取下條指令作準(zhǔn)備，形成下條指令的地址，即(PC) +1PC。計(jì)算機(jī)的工作過(guò)程計(jì)

8、算機(jī)的工作過(guò)程實(shí)質(zhì)就是不斷從存儲(chǔ)器中逐條取出指令，送至控制器，經(jīng)分析后由CU發(fā) 出各種操作命令，指揮各部件完成各種操作，直至程序中全部指令執(zhí)行結(jié)束讀者可結(jié)合圖K2 和主教材中表M的程序清單，口述每條指令的運(yùn)行過(guò)程深對(duì)計(jì)算機(jī)解題過(guò)程的理解。第二章計(jì)算機(jī)的發(fā)展(fzhn)及應(yīng)用2. 1 重點(diǎn)難點(diǎn)本章(bn zhn)重點(diǎn)要求r解計(jì)算機(jī)的產(chǎn)生、發(fā)展(fzhn)、應(yīng)用的簡(jiǎn)要?dú)v史，從而激發(fā)學(xué)習(xí)本課程的積極性和主動(dòng)性。木章無(wú)難點(diǎn)內(nèi)容，2.2主要內(nèi)容2.2.1計(jì)算機(jī)的發(fā)展計(jì)算機(jī)的發(fā)展史包括硬件和軟件兩個(gè)方面。硬件的犮展主要體現(xiàn)在組成計(jì)算機(jī)基本電路的 元器件的性能飛躍;軟件的發(fā)展始終以如何提高計(jì)算機(jī)的效率和如何

9、方便用戶為0標(biāo)。從1946年世界上第一臺(tái)電子計(jì)算機(jī)ENIAC誕生到20世紀(jì)5060年代，構(gòu)成計(jì)算機(jī)的元 器件不斷地發(fā)生著變化（電子管品體筲集成電賂），兒乎每隔67年7計(jì)算機(jī)就更新?lián)Q代一 次+運(yùn)算速度提高一個(gè)數(shù)嗇級(jí)。20世紀(jì)70年代，自從Intel公司生產(chǎn)了第一個(gè)微處理器芯片后， 隨者集成度的成倍提高，每隔18個(gè)月芯片上品體管集成數(shù)就翮一番（摩爾定律）。計(jì)算機(jī)的成 本大幅下降,體積成倍縮小，使它獲得極為廣泛的應(yīng)用，乃至使人類(lèi)世界從制造時(shí)代進(jìn)人佶息時(shí) 代，出現(xiàn)了知IR大爆炸。而且隨著大規(guī)模集成電路工藝的成熟，計(jì)算機(jī)的硬件價(jià)格越來(lái)越低，功 能越來(lái)越強(qiáng)，相比之下,軟件價(jià)格在計(jì)算機(jī)系統(tǒng)中所占的比例越乘越

10、高。計(jì)算機(jī)發(fā)展至今，大致經(jīng)歷了四代(s di)，即電子管時(shí)代、品體管時(shí)代、中小規(guī)模集成電路時(shí)代和大 規(guī)模、超大規(guī)模集成電路時(shí)代。1第一代計(jì)算機(jī)（19461957年）這一代(y di)計(jì)箅機(jī)采用電子管作為運(yùn)算和邏輯元件，數(shù)據(jù)表示采坩定點(diǎn)數(shù),用機(jī)器語(yǔ)言和匯編語(yǔ) 言編寫(xiě)程序，主要用于科學(xué)計(jì)算和工程計(jì)算。2第二代計(jì)算機(jī)U958I%4年）這一代計(jì)算機(jī)用晶體管代替電子管作為運(yùn)算和邏輯(lu j)元件，用磁芯作為中存，磁帶和磁盤(pán)作為 輔存。開(kāi)始使用F0RTRAN、ALG0L、C0IK)L等高級(jí)程序設(shè)計(jì)語(yǔ)3第二代計(jì)算機(jī)（1961971年）這一代計(jì)算機(jī)用中小規(guī)模集成電路代替分t元件,主存除磁芯外，還出現(xiàn)了用半導(dǎo)

11、體存儲(chǔ)器 取代磁芯存儲(chǔ)器。在軟件方面,操作系統(tǒng)日趨成熟。第四代計(jì)算機(jī)U971年至今）這一代計(jì)算機(jī)用大規(guī)模集成電路(LSI)和超大規(guī)模集成電路(VLSI)作為計(jì)算機(jī)的主要功能 部件。軟件方面發(fā)展了數(shù)據(jù)庫(kù)管理系統(tǒng)、分布式操作系統(tǒng)和網(wǎng)絡(luò)軟件等。2.2.2計(jì)算機(jī)的分類(lèi)及應(yīng)用計(jì)算機(jī)的分類(lèi)計(jì)算機(jī)分類(lèi)方法很多，按信息的形式可分為數(shù)字計(jì)算機(jī)和模擬計(jì)算機(jī)。前者的信息是以離 散型數(shù)宇脈沖形式傳遞的;后者的信息是以連續(xù)型電波形式傳遞的兩者的結(jié)合就是數(shù)宇模擬 混合式計(jì)算機(jī)，按計(jì)算機(jī)在系統(tǒng)中所處的地位可分為實(shí)時(shí)控制計(jì)算機(jī)和分時(shí)控制計(jì)算機(jī)。前者要求以足夠 快的速度處理外來(lái)信息，并要求做出即時(shí)響應(yīng);后者具有同時(shí)向多個(gè)用戶提

12、供機(jī)器自身資源的能 力，使各t用戶可同時(shí)占用丨I算機(jī)D按機(jī)器的通用程度可分為通用計(jì)算機(jī)和專(zhuān)用計(jì)算機(jī)，前者一般屬于分時(shí)控制計(jì)算機(jī)，后者 大多屬于實(shí)時(shí)控制計(jì)算機(jī)。按體積大小、簡(jiǎn)易性、功率損耗、性能指標(biāo)、存儲(chǔ)容童、指令系統(tǒng)規(guī)模和機(jī)器價(jià)格(jig)等不同，通用 計(jì)算機(jī)又可分為單片機(jī)、微型計(jì)算機(jī)、小型計(jì)算機(jī)、大型計(jì)算機(jī)、巨型計(jì)算機(jī)和工作站。2+計(jì)算機(jī)的應(yīng)用(yngyng)隨著集成電路(jchng-dinl)制造工藝的H趨成熟，微型機(jī)的出現(xiàn)使計(jì)算機(jī)的應(yīng)用領(lǐng)域越來(lái)越廣泛。主要 有以下幾方面：科學(xué)計(jì)算與數(shù)據(jù)處理。工業(yè)控制和實(shí)時(shí)控制9網(wǎng)絡(luò)技術(shù)。虛擬現(xiàn)實(shí)。辦公自動(dòng)化和管理信息系統(tǒng)。CAD/CAM/CIMS.多媒體

13、技術(shù)。第三章系統(tǒng)總線3.1重點(diǎn)難點(diǎn)通過(guò)本章的學(xué)習(xí)，要求學(xué)生了解隨著計(jì)算機(jī)的發(fā)展.應(yīng)用領(lǐng)域的不斷擴(kuò)大,1/0設(shè)備的種類(lèi) 和數(shù)量也越來(lái)越多。為了更好地解決I/O設(shè)備與主機(jī)之間連接的靈活性，計(jì)算機(jī)的結(jié)構(gòu)從分散 連接發(fā)展成總線連接。而且為了進(jìn)-步簡(jiǎn)化設(shè)計(jì)，便于維護(hù)，有利于批量生產(chǎn)，又提出了各種總 線標(biāo)準(zhǔn)。學(xué)習(xí)本章應(yīng)重點(diǎn)拿握：有關(guān)總線的基本概念。如何克服(kf)總線的瓶頸。如何對(duì)總線進(jìn)行(jnxng)管理，包栝判優(yōu)控制和通信控制。本章的難點(diǎn)是總線的通信控制，既要解決通信雙方如何獲知傳輸?shù)拈_(kāi)始和結(jié)束，又要使通信 雙方按規(guī)定的協(xié)議互相協(xié)調(diào)(xitio)配合來(lái)完成通信任務(wù)。3.2主要內(nèi)容3.2.1總線的基本概

14、念總線和總線上信息傳輸?shù)奶攸c(diǎn)總線是連接多個(gè)部件(模塊）的信息傳輸線，是各部件共享的傳輸介質(zhì)。而且在某一時(shí)刻只 允許有-個(gè)郎件向總線發(fā)送信息,但多個(gè)部件町以同時(shí)從總線上接收相同的信息?？偩€的傳輸周期總線的傳輸周期是指一次總線操作所需的時(shí)間，簡(jiǎn)稱總線周期（包括申請(qǐng)階段、尋址階段、 傳送階段和結(jié)束階段）。r總線寬度總線寬度又稱為總線位寬，它是總線t同時(shí)能夠傳輸?shù)臄?shù)據(jù)位數(shù)，通常是指數(shù)據(jù)總線的根數(shù)?？偩€帶寬總線帶寬是指單位時(shí)間內(nèi)總線上可傳輸數(shù)據(jù)的位數(shù)，逋常用每秒鐘傳送倍息的字節(jié)數(shù)來(lái)衡 量，單位可用字節(jié)/秒（RPS)表示總線特性總線特性是指機(jī)械特性、電氣持性、功能特性及時(shí)間特件?？偩€標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)是國(guó)際公布

15、或推薦的互聯(lián)各個(gè)模塊的標(biāo)準(zhǔn)，它是把各種不同的模塊組成計(jì)算機(jī)系 統(tǒng)（或計(jì)箅機(jī)應(yīng)用系統(tǒng)）時(shí)必須遵守的規(guī)范?？偩€標(biāo)準(zhǔn)為計(jì)算機(jī)系統(tǒng)（或汁算機(jī)應(yīng)用系統(tǒng)）中各 模塊的互聯(lián)提供一個(gè)標(biāo)準(zhǔn)界面（接U),該界面對(duì)它兩端的模塊都是透明的，即界面的任一方只 需根據(jù)總線標(biāo)準(zhǔn)的要求來(lái)實(shí)現(xiàn)自身一方接口的功能，而不必考慮對(duì)方與界向的接口方式?？偩€的主設(shè)備(shbi)(模塊）總線的主設(shè)備(shbi)是指獲得總線控制權(quán)的設(shè)備?？偩€(zn xin)的從設(shè)備(模塊）總線的從段備是指被主設(shè)備訪問(wèn)的設(shè)備，只能響應(yīng)從主設(shè)備發(fā)來(lái)的各種總線命令。總線的分類(lèi)總線的應(yīng)用很廣泛,從不同角度可以有不同的分類(lèi)方法。按連接部件不同，總線可分以下幾類(lèi)。片內(nèi)

16、總線:芯片內(nèi)的總線。系統(tǒng)總線:連接CPU、主存、1/0(通過(guò)I/O接口）各部件之間的信息傳輸線。通信總線:連接計(jì)算機(jī)系統(tǒng)之N或i卜算機(jī)與具他系統(tǒng)之間的信息傳輸線?？偩€性能總線性能包括總線寬度、標(biāo)準(zhǔn)傳輸率、時(shí)鐘同步/異步、總線復(fù)用、信號(hào)線數(shù)、總線控制方式及 負(fù)載能力等。3.2.2總線結(jié)構(gòu)主教材給出了各種總線的結(jié)構(gòu)框圖，通過(guò)這些框圖可對(duì)總線結(jié)構(gòu)的計(jì)算機(jī)有一槪貌性的了 解，并對(duì)各種總線標(biāo)準(zhǔn)的應(yīng)用有一初步認(rèn)識(shí)。重點(diǎn)應(yīng)拿握為什么要采用多總線結(jié)構(gòu)，它對(duì)解決總 線瓶頸和提高計(jì)算機(jī)整機(jī)的性能有何作用。單總線結(jié)構(gòu)的計(jì)算機(jī)將CPU、主存以及各種速度不一的I/O設(shè)備（通過(guò)I/O接口）都掛在一 組總線上。這種結(jié)構(gòu)簡(jiǎn)單

17、，便于增刪I/O,但所有的傳送都通過(guò)這組共享總線，極易形成計(jì)算肌 系統(tǒng)的瓶頸。隨著計(jì)算機(jī)應(yīng)用范ffl的擴(kuò)大，對(duì)數(shù)據(jù)的傳輸量和傳輸速度的要求越來(lái)越髙,單總線 結(jié)構(gòu)己不能滿足系統(tǒng)丄作的需要。為/解決總線的瓶頸問(wèn)題，可采用多總線結(jié)構(gòu)如果將速度 不同的I/O設(shè)備分別掛在速度不同的總線上，例如把多媒體卡、高速局域網(wǎng)適配器、高性能圖形板等數(shù)據(jù)傳輸速率很高的設(shè)備掛到性能較髙的PCI總線上，將低速的FAX、Mdem、打印機(jī)等掛 到性能較低的ISA、EISA總線上，使設(shè)備的信息分流，如圖3.1所示,從而提高整機(jī)的性能圖3,多總線結(jié)構(gòu)3,2.3總線(zn xin)控制由于總線上連接(linji)著多個(gè)部件，每個(gè)部

18、件如何發(fā)送信息，如何接收信息，如何防止信息丟失等 一系列問(wèn)題，都必領(lǐng)通過(guò)總線控制器統(tǒng)一管理D總線控制包括(boku)判優(yōu)控制和通信控制。1.總線判優(yōu)控制當(dāng)多個(gè)主設(shè)備同時(shí)請(qǐng)求占用總線時(shí)，必須由總線判優(yōu)邏輯按其優(yōu)先級(jí)別仲裁,決定由哪個(gè)主 設(shè)備占用總線。判優(yōu)控制又分集中式和分布式兩種，其中集中式總線判優(yōu)邏輯有鏈?zhǔn)綎嗽?、?jì)數(shù) 器定時(shí)査詢和獨(dú)立請(qǐng)求方式三種，圖3.2所示為這三種方式的示意圖。鏈?zhǔn)?查詢(chxn)方式如圖3_2(a)所示。圖中控制(kngzh)總線中有三根線用于總線控制（BS總線(zn xin)忙、 BR總線請(qǐng)求、BG總線同意）,其中總線同意信號(hào)BC是串行地從一個(gè)V0接口送到下一個(gè)I/O

19、 接口d如果BG到達(dá)的接口有總線請(qǐng)求，BG信號(hào)就不再往下傳，意味著該接口獲得了總線使用 權(quán)?？梢?jiàn)在査詢鏈中，離總線控制器最近的設(shè)備具有最高的優(yōu)先級(jí)。這種方式的特點(diǎn)是:只需很 少兒根線就能按一定優(yōu)先次序?qū)崿F(xiàn)總線控制,并且很容易擴(kuò)充設(shè)備，但對(duì)電路故障很敏感。計(jì)數(shù)器定時(shí)查詢(chxn)方式如圖3.2(b)所示，弓圖U)相比(xin b)，圖（b)多了一組設(shè)備地址線，少 了一根總線(zn xin)同意線n總線控制器接到由BR線送來(lái)的總線請(qǐng)求信號(hào)后，在總線未被使用（BS = )的情況下，由計(jì)數(shù)器開(kāi)始計(jì)數(shù)，并逋過(guò)設(shè)備地址線向各設(shè)備發(fā)出一組地祉信號(hào)。當(dāng)某個(gè)請(qǐng)求 占用總線的設(shè)備地址與計(jì)數(shù)值致時(shí)，便獲得總線使用

20、權(quán)，此時(shí)終止ij數(shù)査詢。這種方式的特點(diǎn) 是:計(jì)數(shù)可以從“0”開(kāi)始，此時(shí)一旦設(shè)備的優(yōu)先次序被固定后，設(shè)備的優(yōu)先級(jí)就按0、1、的順總線控制部件BRI/O接DOyVI/O接 D 1廣、11 *I/O 接 Dn ,鏈?zhǔn)綎嗽兎绞紹G地址線 設(shè)備地址線總線控制部件地址線數(shù)據(jù)線(b)計(jì)數(shù)器定時(shí)査詢方式(c)獨(dú)立請(qǐng)求方式圖3.2集中式總線三種控制方式總線控制部件數(shù)據(jù)線地址線序降序排列，而且固定不變;計(jì)數(shù)器也可以從上一次計(jì)數(shù)的終點(diǎn)開(kāi)始計(jì)數(shù)，即是一種循環(huán)方法，此 時(shí)設(shè)備使用總線的優(yōu)兜級(jí)相等;計(jì)數(shù)器的初值還可由程序設(shè)置,故優(yōu)先次序可以改變。這種方式 對(duì)電路故障不如鏈?zhǔn)綎嗽兎绞矫舾?，但增加了控制線（設(shè)備地址)數(shù)，控制

21、也較復(fù)雜。獨(dú)立請(qǐng)求方式如圖3.2(所示，由圖可見(jiàn)，每一設(shè)備均有對(duì)總線請(qǐng)求信號(hào)B&和總 線同意信號(hào)BG;?？偩€控制部件中有一排隊(duì)電路，可根據(jù)優(yōu)先次序確定響應(yīng)哪一設(shè)備的請(qǐng)求。 這種方式的特點(diǎn)是:響應(yīng)時(shí)間快，優(yōu)先次序控制靈活（通過(guò)程序改變），但控制線數(shù)憊多,總線控 制更復(fù)雜。2.總線的通信控制總線的通信控制主要解決通信雙方如何獲知傳輸開(kāi)始和傳輸結(jié)朿，以及通信雙方如何協(xié)調(diào) 配合?？傚X(qián)通信主要分同步和異步兩大類(lèi)。異步通信具體又分為不互鎖，半互鎖，全互鎖三種。第四章存儲(chǔ)器4.1重點(diǎn)難點(diǎn)存儲(chǔ)器如同人的大腦一樣(yyng)，具有記憶功能，是計(jì)算機(jī)的重要組成部分,它直接影響計(jì)算機(jī)存 儲(chǔ)信息的容量和運(yùn)行速度。學(xué)習(xí)

22、本章應(yīng)重點(diǎn)掌握：存儲(chǔ)系統(tǒng)層次結(jié)構(gòu)的概念(ginin)，了解Cache主存和主存一輔存層次的作用，以及程序訪問(wèn)(fngwn) 的局部性原理與存儲(chǔ)系統(tǒng)層次結(jié)構(gòu)的關(guān)系。各類(lèi)存儲(chǔ)器（主存、Cache、磁表面存儲(chǔ)器）的工作原理及技術(shù)指標(biāo)。半導(dǎo)體存儲(chǔ)芯片的外特性以及與CPU的連接。如何提髙訪存速度。本章的難點(diǎn)包括：由于不同的存儲(chǔ)芯片其基本單元電路是不同的，學(xué)習(xí)時(shí)不必死記硬背其具體電路T應(yīng)從 本質(zhì)上理解其讀/寫(xiě)原理，從而提高對(duì)硬件電路的“讀圖能力和分析能力。在設(shè)計(jì)存儲(chǔ)芯片與CPU連接電路時(shí),關(guān)鍵在于存儲(chǔ)芯片選片邏輯的確定。要求學(xué)生必 須綜合應(yīng)用以前學(xué)過(guò)的電路知識(shí)，結(jié)合存儲(chǔ)芯片的外特性，合理選用各種芯片，準(zhǔn)確

23、畫(huà)出存儲(chǔ)芯 片與CPU的連接圖。不同的Cache主存地址映像，直接影響主存地址字段的分配及替換策略和命中率。4.2主要(zhyo)內(nèi)容4.2.1存儲(chǔ)器的分類(lèi)(fn li)及存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，種類(lèi)繁多。從不同的角度對(duì)存儲(chǔ)器可做不同的分類(lèi)(fn li)，通常以存儲(chǔ)器在計(jì)算機(jī)中的作用分類(lèi)。圖12存儲(chǔ)器層次結(jié)構(gòu)為了解決存儲(chǔ)器的速度、容量和價(jià)格這三個(gè)主要性能指標(biāo)之間的矛盾，通?？蓪⒋鎯?chǔ)系統(tǒng)分 為Cadie-主存層次和主存一輔存層次。前者主要解決存儲(chǔ)系統(tǒng)的速度問(wèn)題，后者主要解決存 儲(chǔ)系統(tǒng)的容量問(wèn)題。這兩個(gè)層次都遵循程序訪問(wèn)的局部性原理。主存與緩存Cache之間的數(shù)據(jù) 調(diào)動(dòng)是

24、由硬件自動(dòng)完成的，主存與輔存之間的數(shù)據(jù)調(diào)動(dòng)是由硬件和操作系統(tǒng)共同完成的。 圖4二是存儲(chǔ)器層次結(jié)構(gòu)樂(lè)意圖。12.2主存儲(chǔ)器I主存的基本組成圖是主存的基本組成框圖p圖中MAR存放欲訪問(wèn)的存儲(chǔ)單兀地址T經(jīng)譯碼驅(qū)動(dòng)后，可 讀出某單元的內(nèi)容，或?qū)⒛承畔?xiě)人某單元中。MDR存放從某單元讀出的信息，或即將寫(xiě)至某單元的信息，它與讀/寫(xiě)電路配合町完成存儲(chǔ)器的讀/寫(xiě)功能。由于現(xiàn)代計(jì)算機(jī)的主存都由半導(dǎo)體集成電路構(gòu)成，因此圖4中的動(dòng)器、譯碼器和讀/寫(xiě) 電路均制作在存儲(chǔ)芯片中，而MAR和MDK制作在CPU芯片內(nèi)c存儲(chǔ)芯片和CPU芯片可通過(guò) 總線連接按字編址。一個(gè)容量為16MB的存儲(chǔ)器，按寧節(jié)編址的尋址范圍是16M,按字

25、編址的尋址范圍 則隨宇長(zhǎng)不同而變化。對(duì)于16位長(zhǎng)的存儲(chǔ)字，尋址范圍為8M;對(duì)于32位長(zhǎng)的存儲(chǔ)字，尋址范圍僅為4M?？梢?jiàn),存儲(chǔ)器容量是指存儲(chǔ)器存放二進(jìn)制信息的總位數(shù)，不能簡(jiǎn)單地只看做CPU對(duì)其 的尋址范圍。主存與CPU的連接(linji)存儲(chǔ)芯片與CPU芯片相連時(shí)，特別要注意(zh y)兩者之間的地址線、數(shù)據(jù)線和控制線的連接。地址(dzh)線的連接存儲(chǔ)芯片容量不同，其地址線數(shù)也不冋，時(shí)CPU的地址線數(shù)往往比存儲(chǔ)芯片的地址線數(shù)要 多3通常總是將CPU地址線的低位與存儲(chǔ)芯片的地址線相連。CPU地址線的高位或在存儲(chǔ)芯 片擴(kuò)充時(shí)使用，或做其他用途，如做片選信號(hào)等。數(shù)據(jù)線的連接同樣，CPU的數(shù)據(jù)線數(shù)與存儲(chǔ)

26、芯片的數(shù)據(jù)線數(shù)也不一定相等。此時(shí)，必須對(duì)存儲(chǔ)芯片擴(kuò)位, 使其數(shù)據(jù)位數(shù)與CPU的數(shù)據(jù)線數(shù)相等。讀/寫(xiě)命令線的連接CPU讀/寫(xiě)命令線一般可直接與存儲(chǔ)芯片的讀/寫(xiě)控制端相連，通常高電平為讀，低電平為 寫(xiě)。有呰CPU的讀/寫(xiě)命令線是分開(kāi)的，此時(shí)CPU的讀命令線應(yīng)與存儲(chǔ)芯片的允許讀控制端 連;而CPU的寫(xiě)命令線則應(yīng)與存儲(chǔ)芯片的允許寫(xiě)控制端相連。合理選擇存儲(chǔ)芯片合理選擇存儲(chǔ)芯片主要是指存儲(chǔ)芯片類(lèi)型（RAM或ROM)和數(shù)童的選擇。通常選用ROM 存放系統(tǒng)程序、標(biāo)準(zhǔn)子程序和各類(lèi)常數(shù)等。RAM則是為用戶編程而設(shè)置的。此外，在考慮芯片 數(shù)量時(shí)，要盡量使連線簡(jiǎn)單方便。讀者在實(shí)際應(yīng)用CPU與存儲(chǔ)芯片時(shí)，將還會(huì)遇到兩者

27、時(shí)序的配合、速度、負(fù)載匹配等問(wèn)題， 希望通過(guò)實(shí)驗(yàn)和實(shí)際工作進(jìn)一步加深休會(huì)。也提高訪存速度的措施由于指令和數(shù)據(jù)都存放在存儲(chǔ)器中，因此存儲(chǔ)器的速度直接影響整機(jī)的速度S為了提髙訪 存速度可采用髙速存儲(chǔ)芯片、高速緩沖存儲(chǔ)器Cache和調(diào)整主存結(jié)構(gòu)等措施。高速存儲(chǔ)芯片的 存取周期短，可縮短訪存時(shí)間。Cactie的速度比主存快,只要合理讕度，將CPU最近期要用到的 信息調(diào)至緩存Cache,提高CPU訪問(wèn)Cache的命中率，就可縮短訪存時(shí)間D對(duì)于多體結(jié)構(gòu)的主存 而言，特別是低位交叉編址的存儲(chǔ)器，可以在不改變存取周期的前提下，大大加寬存儲(chǔ)器的帶寬 (每秒從存儲(chǔ)器中讀出或?qū)懭说亩M(jìn)制信息位數(shù)），從而提高訪存速度

28、。提高(t go)主存的可靠性為了(wi le)提高存儲(chǔ)器的可靠性T采用糾錯(cuò)編碼技術(shù)，將原信息配置成海明碼(mngm)。位信息增加A位 檢測(cè)位就可組成具有一位糾錯(cuò)能力的海明碼，K位的取值滿足2k=n+k+1海明碼可按配偶 (或配奇）原則配置,其糾錯(cuò)過(guò)程應(yīng)與配偶（或配奇）原則對(duì)應(yīng)。4.2.3高速緩沖存儲(chǔ)器1. Cache主存地址映像直接映像，全相聯(lián)映像，組相聯(lián)映像2. Cache的工作原理地址總線圖4.4主存和CPU的連接半導(dǎo)體存儲(chǔ)芯片主存儲(chǔ)器主要由半導(dǎo)體存儲(chǔ)芯片組成，它們又分為隨機(jī)存取存儲(chǔ)器RAM和只讀存儲(chǔ)器 ROM,隨機(jī)存取存儲(chǔ)器按電路結(jié)構(gòu)和存儲(chǔ)原理不同又可分為靜態(tài)RAM和動(dòng)態(tài)RAM兩類(lèi)。靜

29、態(tài) RAM采用觸發(fā)器工作原理存儲(chǔ)信息，動(dòng)態(tài)RAM利用電容存儲(chǔ)電荷的原理存儲(chǔ)信息。由于在一 定時(shí)間內(nèi)電容存儲(chǔ)的電荷會(huì)自動(dòng)消失，所以在2 ms內(nèi)必須對(duì)動(dòng)態(tài)RAM刷新一次 RAM在程序 執(zhí)行過(guò)程中可讀可寫(xiě)，故一般用于存放用戶程序。由于動(dòng)態(tài)RAM集成度高，功耗小+價(jià)格便宜， 而且隨著其容量不斷擴(kuò)大，速度不斷提高，因此被廣泛用于計(jì)箅機(jī)的主存。靜態(tài)RAM由于其速 度高、無(wú)需刷新等特點(diǎn)，被廣泛用于高速緩沖存儲(chǔ)器。只讀存儲(chǔ)器ROM又可分為(fn wi)不可編程和可編程（一次或多次編程）兩大類(lèi)，由于它在程序執(zhí) 行過(guò)程中只能讀出，因此一般(ybn)用于存放系統(tǒng)程序。第五章輸入輸出系統(tǒng)(xtng)5.1重點(diǎn)難點(diǎn)輸人

30、輸出系統(tǒng)是人機(jī)對(duì)話和人機(jī)交互的紐帶和橋梁，它涉及的內(nèi)容極其繁雜，既包括具體 的各類(lèi)I/O)設(shè)備，又包括各種不同的設(shè)備如何與主機(jī)交換信息的方式&本章重點(diǎn)要求掌握主機(jī) 與I/O交換信息的三種控制方式（程序查詢、程序中斷和DMA)以及它們各自所需的硬件及軟件 支持。對(duì)于常用的鍵盤(pán)、顯示器、打印機(jī)這三種設(shè)備，重點(diǎn)應(yīng)掌握它們?nèi)绾闻c主機(jī)聯(lián)系，有利于加 深對(duì)整機(jī)工作的理解。有關(guān)這些設(shè)備本身的細(xì)節(jié)，只需一般了解即可 本章的難點(diǎn)包括： 處理中斷的各類(lèi)軟，硬件技術(shù)的運(yùn)用。DMA與主存交換數(shù)據(jù)的三種方法各自的特點(diǎn)。周期竊取(或周期挪用）的含義。CPU響應(yīng)中斷請(qǐng)求和DMA請(qǐng)求的時(shí)間。52主要(zhyo)內(nèi)容5.2.1

31、輸入輸出系統(tǒng)(xtng)的基本組成輸入輸出系統(tǒng)由I/O軟件和I/O硬件兩部分(b fen)組成。1、 I/O軟件I/O 軟件的主要任務(wù)是將用戶編制的程序（或數(shù)據(jù)）輸入至主機(jī)內(nèi)，將運(yùn)算結(jié)果輸送給用戶， 實(shí)現(xiàn)I/O系統(tǒng)與主機(jī)工作的協(xié)調(diào)。不同結(jié)構(gòu)的I/O系統(tǒng)所采用的軟件技術(shù)差異很大。當(dāng)采用接口模塊方式時(shí),應(yīng)用機(jī)器措令 系統(tǒng)中的I/O指令及系統(tǒng)軟件中的管理程序，便可使丨/0與主機(jī)協(xié)調(diào)工作。當(dāng)采用通道管理方 式時(shí)，除I/O指令外,還必須有通道指令及相應(yīng)的操作系統(tǒng)。即使都采用操作系統(tǒng)，不同機(jī)器的操作系統(tǒng)的復(fù)雜程度差異也是很大的。2. I/O硬件輸人輸出系統(tǒng)的硬件組成是多種多樣的，在帶有接口的I/O系統(tǒng)中，

32、I/O硬件包括接口模塊 和I/O設(shè)備兩大部分，在具有通道或I/O處理機(jī)的I/O系統(tǒng)中,1/0硬件包括通道（或處理機(jī)）、 駄備控制器和I/O設(shè)備幾大部分。5.2.2 I/O與主機(jī)的聯(lián)系方式I/O設(shè)備與主機(jī)交換信息和CPU與主存交換信息有很多不N點(diǎn)。例如，CPU如何對(duì)I/O編 址;如何尋找1/0設(shè)備號(hào);信息傳送是逐位串行還是多位并行;1/0與主機(jī)以什么方式進(jìn)行聯(lián)絡(luò)， 使它們之間彼此都知道雙方處于何種狀態(tài);L/0與主機(jī)是怎么連接的;等等。這一系列問(wèn)題統(tǒng)稱 為I/O與主機(jī)的聯(lián)系方式而I/O與主機(jī)信息傳送的控制方式更為復(fù)雜，在5*2.4節(jié)介紹。I/O的編址方式有與存儲(chǔ)器統(tǒng)一編址和獨(dú)立編址兩種。前者的1/

33、0地址是存儲(chǔ)器地址的一 部分,因此影響了存儲(chǔ)空間，但可以用訪存指令訪問(wèn)I/O。獨(dú)立編址的1/0地址與存儲(chǔ)器地址是 分開(kāi)的，不影響存儲(chǔ)空間，但有專(zhuān)門(mén)的I/O指令訪問(wèn)I/O。設(shè)計(jì)機(jī)器時(shí)，可根據(jù)實(shí)際情況權(quán)衡(qunhng)考 慮選取何種編址方式uI/O的聯(lián)絡(luò)(linlu)方式用來(lái)解決I/O與主機(jī)的聯(lián)絡(luò)問(wèn)題，通常按I/O的速度不同可分為三種聯(lián)絡(luò) 方式。對(duì)于十分緩慢的設(shè)備應(yīng)采用立即響應(yīng)方式聯(lián)絡(luò);對(duì)于與主機(jī)速度極不匹配的設(shè)備則釆用 異步方式聯(lián)絡(luò);對(duì)于要求與主機(jī)速度完全匹配的設(shè)備，需采用同步方式聯(lián)絡(luò)。I/O的傳送方式是指數(shù)據(jù)(shj)的串行或并行傳送。I/O的連接方式是指I/O與主機(jī)之間采用輻射式或總線式連

34、接?，F(xiàn)代計(jì)算機(jī)大多采用總線 連接方式。5.2.5 I/O與主機(jī)交換信息的控制方式之二程序中斷方式5.2.6 I/O與主機(jī)交換信息的控制方式之三一DMA方式1、 DMA方式的特點(diǎn)DMA方式是直接存儲(chǔ)器存儲(chǔ)方式，其特點(diǎn)是主存和DMA接口之間有一條直接數(shù)據(jù)通路，圖 5. 8所示為DMA和程序中斷兩種方式的數(shù)據(jù)通路。由于DMA方式傳送數(shù)據(jù)不需經(jīng)過(guò)CPU,因 此不必中斷現(xiàn)行程序,1/0與主機(jī)并行工作。但當(dāng)DMA接口與CPU同時(shí)訪存時(shí)，要求CPU將總 線的控制權(quán)交給DMA使用，這叫做周期竊取或周期挪用。DMA方式(fngsh)數(shù)據(jù)傳送通路圖5.8 DMA和程序中斷(zhngdun)兩種方式的數(shù)據(jù)通路2.

35、DMA的傳送方式 (1)停止(tngzh)CPU訪問(wèn)主存這種方式當(dāng)外設(shè)需傳送一批數(shù)據(jù)時(shí).由DMA接口向CPU發(fā)一個(gè)信號(hào)，要求CPU放棄地址 線、數(shù)據(jù)線和有關(guān)控制線的使用權(quán),DMA接口獲得總線控制權(quán)后，開(kāi)始進(jìn)行數(shù)據(jù)傳送。在數(shù)據(jù)傳 送結(jié)束后，DMA接口通知CPU可以使用主存，并把總線控制權(quán)交回給CPU。在這種傳送過(guò)程 中.CPU基本處于不工作狀態(tài)或保持原狀態(tài)。這種傳送方式控制簡(jiǎn)單，適用于數(shù)據(jù)傳輸率很高的設(shè)備成組傳送。缺點(diǎn)是在訪存階段，主存 的效能未充分發(fā)揮。這是因?yàn)樵O(shè)備在傳送一批數(shù)據(jù)時(shí)，CPU不能訪問(wèn)主存，而主存的速度遠(yuǎn)遠(yuǎn) 髙于設(shè)備的速度，即使是高速外設(shè)，在兩個(gè)數(shù)據(jù)之間的準(zhǔn)備間隔時(shí)間也總大于一個(gè)存

36、取周期，使 相當(dāng)一部分主存周期是空閑的。力了提髙主存的利用率，可采用周期挪用方式。周期挪用這種方式當(dāng)I/O設(shè)備沒(méi)有DMA請(qǐng)求時(shí)，CPU按程序的要求訪問(wèn)主存，一巨I/O設(shè)備有DMA 請(qǐng)求，會(huì)遇到三種情況，一種是此時(shí)CPU不在訪存（如CPU正在執(zhí)行乘法指令），故0的訪存 請(qǐng)求與CPU未發(fā)生沖突。第二種是CPU正在訪存,則必須待存取周期結(jié)束后，CPD再將總線占 有權(quán)讓出。第三種是I/O和CPU同時(shí)請(qǐng)求訪存，出現(xiàn)了訪存沖突，此刻CPU要暫時(shí)放棄總線占 有權(quán)，由I/O設(shè)備挪用一個(gè)或幾個(gè)存取周期。與停止CPU訪問(wèn)主存方式相比，它既實(shí)現(xiàn)了 I/O傳送，又較好地發(fā)揮了主存與CPU的效率， 是一種(y zhn)廣泛采用的方法。DMA與CPU交替(jiot)訪問(wèn)主存這種方式適用于CPU的工作周期(zhuq)比主存存取周期長(zhǎng)的情況。例如CPU的工作周期是 1.2主存的存取周期小于0.6 那么可將一個(gè)CPU周期分為C,和