十六進(jìn)制頻率計

1、目 錄 前言: 一、設(shè)計任務(wù):二、題目分析與整體構(gòu)思:三、硬件電路設(shè)計:四、程序設(shè)計:五、心得體會:附錄:參考文獻(xiàn):1前 言 EDAElectronic Design Automation技術(shù)作為現(xiàn)代電子設(shè)計技術(shù)的核心，它賴以功能強(qiáng)大的計算機(jī)，在EDA工具軟件平臺上，對以硬件描述語言HDLHardware Description Language為系統(tǒng)邏輯描述手段完成的設(shè)計文件，自動地完成邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合、結(jié)構(gòu)綜合布局布線，以及邏輯優(yōu)化和仿真測試，直至實(shí)現(xiàn)既定的電子系統(tǒng)功能。EDA技術(shù)使得設(shè)計者的工作僅限于利用軟件的方式，即利用硬件描述語言和EDA軟件來完成對系硬件功能的

2、實(shí)現(xiàn)。數(shù)字頻率計是用數(shù)字顯示被測信號頻率的儀器，被測信號可以是正弦波，方波或其它周期性變化的信號。如配以適當(dāng)?shù)膫鞲衅?，可以對多種物理量進(jìn)行測試，比方機(jī)械振動的頻率，轉(zhuǎn)速，聲音的頻率以及產(chǎn)品的計件等等。 因此，數(shù)字頻率計是一種應(yīng)用很廣泛的儀器。 電子系統(tǒng)非常廣泛的應(yīng)用領(lǐng)域內(nèi)，到處可見到處理離散信息的數(shù)字電路。數(shù)字電路制造工業(yè)的進(jìn)步，使得系統(tǒng)設(shè)計人員能在更小的空間內(nèi)實(shí)現(xiàn)更多的功能，從而提高系統(tǒng)可靠性和速度。 集成電路的類型很多，從大的方面可以分為模擬電路和數(shù)字集成電路2大類。數(shù)字集成電路廣泛用于計算機(jī)、控制與測量系統(tǒng)，以及其它電子設(shè)備中。一般說來，數(shù)字系統(tǒng)中運(yùn)行的電信號，其大小往往并不改變，但在實(shí)

3、踐分布上卻有著嚴(yán)格的要求，這是數(shù)字電路的一個特點(diǎn)。數(shù)字集成電路作為電子技術(shù)最重要的根底產(chǎn)品之一，已廣泛地深入到各個應(yīng)用領(lǐng)域。 2一、設(shè)計任務(wù)要求設(shè)計一個八位十六進(jìn)制頻率計，其信號是給定的脈寬為1秒的周期信號。量頻率范圍:1HZ-100MHZ2.顯示方式:八位十六進(jìn)制的LED顯示二、題目分析與整體構(gòu)思頻率計由五個局部構(gòu)成，分別是：兩個輸入端，一個輸出端，一個測頻控制器，一個32位鎖存器和一個32位計數(shù)器，然后根據(jù)設(shè)計要求把它們連接起來。FTCTRL的計數(shù)使能信號CNT_EN能產(chǎn)生一個1s脈寬的周期信號，并對頻率計中的32位二進(jìn)制計數(shù)器COUNTER32B的ENABL使能端進(jìn)行同步控制。當(dāng)CNT_

4、EN高電平時允許計數(shù)；低電平時停止計數(shù)，并保持所計的脈沖數(shù)。在停止計數(shù)期間，首先需要一個鎖存信號LOAD的上升沿將計數(shù)器在前一秒中的計數(shù)值鎖存進(jìn)鎖存器REG32B，并由外部的七段譯碼器譯出，顯示計數(shù)值。鎖存信號后，必須有一清零信號RST_CNT對計數(shù)器進(jìn)行清零，為下一秒的計數(shù)操作做準(zhǔn)備。 3三、硬件電路設(shè)計硬件電路有三個模塊組成，分別是：測頻控制模塊，計數(shù)器模塊和鎖存器模塊。1 42 5 6 (4)頻率器原理圖 5頻率器原理圖鎖定管腳 7四、程序設(shè)計 (1)測頻控制模塊程序 LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_

5、UNSIGNED.ALL; ENTITY FTCTRL IS PORT (CLKK:IN STD_LOGIC; CNT_EN:OUT STD_LOGIC; RST_CNT:OUT STD_LOGIC; load:OUT STD_LOGIC ); END FTCTRL;ARCHITECTURE behav OF FTCTRL IS SIGNAL Div2CLK :STD_LOGIC; BEGIN PROCESS(CLKK) BEGIN IF CLKKEVENT AND CLKK=1THEN Div2CLK =NOT Div2CLK; END IF; END PROCESS; PROCESS (C

6、LKK,Div2CLK) BEGIN IF CLKK=0 AND Div2CLK=0 THEN RST_CNT=1; ELSE RST_CNT=0;END IF; END PROCESS; Load = NOT Div2CLK; CNT_EN=Div2CLK; END behav; 8(2)計數(shù)器模塊程序 LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY COUNTER32B IS PORT (FIN:IN STD_LOGIC; CLR:IN STD_LOGIC; ENABL:IN

7、STD_LOGIC; DOUT:OUT STD_LOGIC_VECTOR (31 DOWNTO 0); END COUNTER32B;ARCHITECTURE behav OF COUNTER32B IS SIGNAL CQI:STD_LOGIC_VECTOR (31 DOWNTO 0); BEGIN PROCESS(FIN,CLR,ENABL) BEGIN IF CLR=1THEN CQI0); ELSIF FINEVENT AND FIN=1THEN IF ENABL=1 THEN CQI=CQI+1; END IF; END IF; END PROCESS; DOUT=CQI;END b

8、ehav;(3)鎖存器模塊程序 LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY REG32B IS PORT ( LK:IN STD_LOGIC; DIN:IN STD_LOGIC_VECTOR(31 DOWNTO 0); DOUT:OUT STD_LOGIC_VECTOR(31 DOWNTO 0);END REG32B;ARCHITECTURE behav OF REG32B ISBEGIN PROCESS(LK,DIN) BEGIN IF LKEVENT AND LK =1 THEN DOUT=DIN; END IF; END PROCESS

9、;END behav; 9五、心得體會 通過一周的EDA課程設(shè)計,我確實(shí)學(xué)到了很多很多的東西。最直接的是對Quartus|軟件的熟練使用，從對程序的導(dǎo)入，工程的創(chuàng)立，編譯前的設(shè)置到編譯仿真一無所知到能熟練操作，都是因?yàn)閷υ撥浖姆磸?fù)使用。俗話說：“熟能生巧就是這個道理。合作因?yàn)橐粋€人的能力畢竟有限，惟有善于合作的團(tuán)隊(duì)才能發(fā)揮出最大的能量，正所謂眾人拾柴火焰高。根據(jù)電路的特點(diǎn)，我們用層次化結(jié)構(gòu)化設(shè)計概念，將此項(xiàng)設(shè)計任務(wù)分成假設(shè)干模塊，規(guī)定每一模塊的功能和各模塊之間的接口。我們設(shè)計小組的三位成員在自己的計算機(jī)崗位上分別操做和調(diào)試其中的一個，然后再將各模塊連接起來，這培養(yǎng)了我們合作的精神，同時也加深了層次化設(shè)計的概念。在這次課程設(shè)計中，我真正體會到了合作的重要性。在設(shè)計的過程中，遇到問題首先我會獨(dú)立思考，直到自己不能解決的時候我會向同學(xué)或老師求助，應(yīng)該說從功能的實(shí)現(xiàn)到流程圖的繪制，從程序的編寫到程序的檢查，從程序的調(diào)試到實(shí)驗(yàn)報告的寫作，其間每一個過程都凝聚了合作的力量。 101.2 GW48 EDA系統(tǒng)結(jié)構(gòu)圖信號名與芯片引腳對照表表附錄-1 11 12