[工學(xué)]電子技術(shù)教程-第23講可編程邏輯器件PLD及CPLD課件

1、清華大學(xué)電機(jī)系唐慶玉2003年11月制作盜版剽竊必究清華大學(xué)電機(jī)系唐慶玉1997年制作如發(fā)現(xiàn)有人剽竊必定追究！第15章 可編程邏輯器件（PLD）千島湖風(fēng)光千島湖畫面屬唐慶玉個人創(chuàng)作，青山緑水藍(lán)天白云，剽竊必究1. 概述2. PLD的邏輯表示方法和圖形符號3. PLD陣列結(jié)構(gòu)及編程4. 復(fù)雜可編程邏輯器件(CPLD)清華大學(xué)電機(jī)系電工學(xué)教研室 唐慶玉 編2003年11月1. PLD概述PLDProgrammable Logic Devices 大規(guī)模集成電路，集成了大量的門電路和觸發(fā)器，用戶可編程構(gòu)成所需電路。清華大學(xué)電機(jī)系唐慶玉2003年11月15日編優(yōu)點：（1）節(jié)省集成芯片的數(shù)量節(jié)省電路板面

2、積， 節(jié)省電耗，減少產(chǎn)品體積，降低成本（2）電路保密，不易被他人仿造清華大學(xué)電機(jī)系唐慶玉2003年11月15日編PLD類型（1）PROM型（Programmable ROM）（2）PLA型（ Programmable Logic Array 可編程邏輯陣列 ）（3）PAL型（ Programmable Array Logic可編程陣列邏輯）（4）GAL型（Generic Array Logic通用陣列邏輯）（5）CPLD型（ Complex PLD）最復(fù)雜簡單較復(fù)雜只讀存儲器補(bǔ)充分類：（1）掩膜ROM（2）PROM（Programmable ROM，可編程ROM）（3）EPROM（Erasab

3、le PROM，紫外線擦除的PROM）（4）EEPROM（Electric Erasable PROM，電擦除的PROM） 或?qū)懗?E2PROM只讀存儲器（ Read Only Memory，ROM）功能：存儲程序或數(shù)據(jù)，掉電后仍保留（1）二極管陣列的掩膜ROM 二極管存貯矩陣字地址譯碼器W0W1W2W3A1A0字線位線地址線輸出三態(tài)門D3 D2 D1 D0數(shù)據(jù)線輸出使能 OEA1A0 W3W2 W1 W0 D3D2D1D00 0 0 0 0 1 1 1 1 00 1 0 0 1 0 0 1 0 11 0 0 1 0 0 1 1 0 01 1 1 0 0 0 0 0 1 1每個單元所存數(shù)據(jù)（2

4、）PROM（熔絲式）電路原理字線位線熔斷絲2. PLD的邏輯表示方法及圖形符號(1)PLD的邏輯表示方法固定連接編程連接不連接熔絲（2）PLD的圖形符號緩沖門AAA相當(dāng)于&1AAAABCY與門AY&BCABCY或門AY1BCABCYAY&B可編程連接或不連接PLD圖形符號（續(xù)）與或門A B C DY多輸入端或門畫法多輸入端與門畫法門電路符號中美對照表&11&1=1與或非與非或非異或清華大學(xué)電機(jī)系唐慶玉2003年11月15日編3. PLD陣列結(jié)構(gòu)及編程結(jié)構(gòu): AND邏輯陣列+OR邏輯陣列 類型 AND陣列 OR陣列 D觸發(fā)器PROM 連接固定 可編程（一次性）PLA 可編程（一次性） 可編程（一

5、次性）PAL 可編程（可多次電擦除） 連接固定 8個GAL 可編程（可多次電擦除） 連接固定 8個輸出比PAL增加“可編程輸出邏輯宏單元”使編程更靈活。清華大學(xué)電機(jī)系唐慶玉2003年11月15日編(1)PROM的內(nèi)部結(jié)構(gòu)及編程 AND陣列固定OR陣列可編程輸出輸入O2 O1 O0I2 I1 I0例1 用PROM實現(xiàn)半加器半加器邏輯式F=AB+AB=A BC=ABF CA B 如何用PROM實現(xiàn)全加器？例2 用PROM實現(xiàn)三變量奇數(shù)校驗電路A B CYABC Y0 0 0 00 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1真值表清華大學(xué)電機(jī)系唐慶

6、玉2003年11月15日編(2) PLA的內(nèi)部結(jié)構(gòu)及編程 AND陣列可編程OR陣列可編程O2 O1 O0I2 I1 I0輸出輸入例3 用PLA實現(xiàn)三八譯碼器A2A1A00 0 0 只 =0Y00 0 1 只 =0Y11 1 1 只 =0Y7輸出三八譯碼器真值表A2 A1 A0Y0 Y1 Y7A2A1A0A2A1A0清華大學(xué)電機(jī)系唐慶玉2003年11月15日編(3) PAL的內(nèi)部結(jié)構(gòu)及編程（專用輸出結(jié)構(gòu)型） AND陣列可編程OR陣列固定輸出0輸入O0I2 I1 I0O1輸出1實現(xiàn)組合邏輯電路（GAL結(jié)構(gòu)類似）例4：寫出PAL（GAL）陣列輸出X的表達(dá)式英文教材數(shù)字電子技術(shù)習(xí)題選編清華大學(xué)電機(jī)系

7、唐慶玉2002年9月16日XABCCBA將此式化簡例5：Y=AB C，用PAL（GAL）陣列實現(xiàn)該式。英文教材數(shù)字電子技術(shù)習(xí)題選編清華大學(xué)電機(jī)系 唐慶玉2002年9月16日XACB例6：分別在PROM和GAL陣列上畫出七段顯示譯碼器 邏輯電路圖Yaabcdefg譯 碼 器YbYcYdYeYfYgA3A2A1A0七段顯示譯碼電路七段顯示譯碼電路真值表十進(jìn)制數(shù) A3A2A1A0 Ya Yb Yc Yd Ye Yf Yg 顯示字形 0 0 0 0 0 1 1 1 1 1 1 0 0 1 0 0 0 1 0 1 1 0 0 0 0 1 2 0 0 1 0 1 1 0 1 1 0 1 2 3 0 0 1

8、 1 1 1 1 1 0 0 1 3 4 0 1 0 0 0 1 1 0 0 1 1 4 5 0 1 0 1 1 0 1 1 0 1 1 5 6 0 1 1 0 0 0 1 1 1 1 1 6 7 0 1 1 1 1 1 1 0 0 0 0 7 8 1 0 0 0 1 1 1 1 1 1 1 8 9 1 0 0 1 1 1 1 0 0 1 1 9 用真值表設(shè)計Ya的邏輯表示式 A3A2A1A0 Ya0 0 0 0 0 1 1 0 0 0 1 02 0 0 1 0 1 3 0 0 1 1 1 4 0 1 0 0 0 5 0 1 0 1 1 6 0 1 1 0 0 7 0 1 1 1 1 8 1

9、0 0 0 1 9 1 0 0 1 1用輸出為1的項寫出與或表達(dá)式，（不化簡）同理寫出YbYg的邏輯表達(dá)式用PROM陣列實現(xiàn)七段顯示譯碼器邏輯A3 A2 A1 A0YaYbYgA3A2A1A000110100100111101111111000無所謂項當(dāng)1處理用卡諾圖化簡Ya的邏輯表示式Y(jié)a=A3+A2A0+A2A1+A2A0 A3A2A1A0 Ya0 0 0 0 0 1 1 0 0 0 1 02 0 0 1 0 1 3 0 0 1 1 1 4 0 1 0 0 0 5 0 1 0 1 1 6 0 1 1 0 0 7 0 1 1 1 1 8 1 0 0 0 1 9 1 0 0 1 1在GAL陣列

10、上實現(xiàn)七段顯示譯碼器邏輯Ya=A3+A2A0+A2A1+A2A0英文教材數(shù)字電子技術(shù)習(xí)題選編清華大學(xué)電機(jī)系 唐慶玉2002年9月16日YaA3A2A1A1A2A3A0A0清華大學(xué)電機(jī)系唐慶玉2003年11月15日編(4) PAL的內(nèi)部結(jié)構(gòu)及編程（寄存器輸出結(jié)構(gòu)型） 功能：可編程組成記憶、計數(shù)、移位、寄存等時序邏輯電路I2 I1 I0反饋信號CLKOE輸出使能三態(tài)輸出DQQDQQ8輸入8輸出固定（GAL結(jié)構(gòu)類似）(5) GAL的內(nèi)部結(jié)構(gòu)及編程GAL的內(nèi)部結(jié)構(gòu)與PAL基本一樣，只是在輸出端增加了“可編程輸出邏輯宏單元”，其輸出狀態(tài)可由用戶定義，這樣，使編程更靈活。GAL16V8I0/CLK I1

11、I2 I3 I4 I5 I6 I7 I8 GNDVCC F7 F6 F5 F4 F3 F2 F1 F0 I9/OE20111012-9腳輸入（固定）1腳時鐘（可定義成輸入）11腳 輸出使能（可定義成輸入）12-19腳輸出（也可定義成輸入）I/O O I/O清華大學(xué)電機(jī)系唐慶玉2003年11月15日編例7 用PAL（或GAL）組成二位減法器 CLK FB FA 0 1 1 1 1 0 2 0 1 3 0 0 4 1 1SCLKOE輸出使能FADQQDQQFBQBQAQAQAQBQBSS狀態(tài)方程例8 GAL16V8型GAL可編程邏輯器件的編程方法介紹 GAL16V8I0/CLK I1 I2 I3

12、I4 I5 I6 I7 I8 GNDVCC F7 F6 F5 F4 F3 F2 F1 F0 I9/OE2011101A0 A1 A2 A3 A4 A5 A6 A7 A8 A11 Y6 Y5 Y4 Y3 Y2 Y1 A10 A9 輸入輸出定義FAST MAP GAL編程源文件1：GAL16V8 ；型號2：Logic Gates；設(shè)計電路名稱3：2003.10 ；日期4：TANG ；設(shè)計人5： A0 A1 A2 A3 A4 A5 A6 A7 A8 GND ；1-10腳定義6： A9 A10 Y1 Y2 Y3 Y4 Y5 Y6 A11 VCC ；11-20腳定義Y1=A9A10Y2=A7+A8Y3=

13、A5A6Y4=A3 + A4Y5=A1A2 + A1A2Y6=A0A11 + A0A117： Y1= A9*A10 ；邏輯運算8： Y2= A7+A89： Y3=/A5+/A610：Y4=/A3*/A411：Y5=A1*/A2+ /A1*A212： Y6=A0*A11+ /A0*/A1113：DESCRIPTION ；結(jié)束4. 復(fù)雜可編程邏輯器件（CPLD）CPLD型號：Altera EPF10K10LC84-4 內(nèi)部有6000門以上，可編程組成各種74系列組合邏輯電路、觸發(fā)器、寄存器、計數(shù)器等復(fù)雜數(shù)字電路 速度達(dá)40MHz 200MHz 84引腳，其中59個可用于I/O引腳 可由單片機(jī)或PC

14、機(jī)控制 編程語言：MAX+PLUS2 9.23（1）特性電路繪圖法編程軟件（Graphic Editor file）數(shù)字硬件描述語法（AHDL描述語法）（2）CPLD實驗系統(tǒng)框圖按鈕，開關(guān)，鍵盤，單脈沖，連續(xù)脈沖，數(shù)碼管，LEDAltera CPLD芯片：EPF10K10LC84-4串行E2PROM： SE2PROM ，8KBCPLD下載板I/O實驗板RS-232CPLD下載板元件分布圖清華大學(xué)電機(jī)系唐慶玉2003年11月15日編CPLD芯片下載板固定插座 單片機(jī)插座晶振SEEPROM穩(wěn)壓塊7805DC7.5V電源P01P42引腳插座串行接口P43P84引腳插座CPLD芯片的引腳編號RS232

15、I/O實驗板元件分布圖清華大學(xué)電機(jī)系唐慶玉2003年11月15日編P55P56P57P58P60P61P62P63P64P65P66P67P69P70P71P72P01P02P03P04P06P07P08P09P34P35P36P37P39P40P41P42SWP1 SWP2 SWP3 SWP41023546798ABDCEF6個七段LED數(shù)碼管3個8位邏輯輸入開關(guān)16個邏輯電平檢測LED3個CPLD下載板插座J1J2J316個邏輯電平檢測LED1個57點陣LED顯示器1個米字形LED顯示器4 4矩陣鍵盤2個連續(xù)可調(diào)脈沖發(fā)生器4個單脈沖按鍵P81 P82 P83 P84跳線區(qū)CPLD下載板RS

16、232串口DC7.5V電源I/O板上的引腳編號1Hz-1kHz1kHz-1MHz清華大學(xué)電機(jī)系唐慶玉2003年11月15日編例1 用繪圖法設(shè)計“投幣洗衣機(jī)電路”設(shè)計思路： 投幣數(shù)5，OK=1，洗衣機(jī)啟動。 只投1分硬幣，用按鍵SWP1模擬，按一次投1分，用三位計數(shù)器Q1C Q1B Q1A表示； 只投2分硬幣，用按鍵SWP2模擬，按一次投2分，用二位計數(shù)器Q2B Q2A表示； 只投5分硬幣，用按鍵SWP3模擬，按一次投5分，用一位計數(shù)器Q5表示；OK清01分2分5分投幣洗衣機(jī)電路投幣洗衣機(jī)電路真值表Q1C Q1B Q1A Q2B Q2A Q5 OK 1 0 1 1 1 0 0 1 1 1 1 1

17、 1 1 0 1 0 1 1 1 0 1 1 1 1 1 1邏輯表達(dá)式清華大學(xué)電機(jī)系唐慶玉2003年11月15日編用繪圖法設(shè)計“投幣洗衣機(jī)電路”文件名： wash.gdf7490749074175RESETSWP3SWP2SWP1OK例2 用AHDL描述語法和繪圖法設(shè)計電路： 將一個2位16進(jìn)制數(shù)轉(zhuǎn)換為2位10進(jìn)制數(shù)2位16進(jìn)制數(shù) 2位10進(jìn)制數(shù) 00H 00D 01H 01D 0AH 10D 0BH 11D 62H 98D 63H 99D 2位16進(jìn)制數(shù)和2位10進(jìn)制數(shù)的對應(yīng)關(guān)系轉(zhuǎn)換電路真值表8位二進(jìn)制數(shù) 二位BCD碼H7 H6 H0 DA7 DA6 DA0 00000000 0000 00

18、00 00000001 0000 0001 00001010 0001 0000 00001011 0001 0001 01100010 1001 1000 01100011 1001 1001將一個2位16進(jìn)制數(shù)轉(zhuǎn)換為2位10進(jìn)制數(shù)轉(zhuǎn)換電路真值表8位二進(jìn)制數(shù) 二位BCD碼H7 H6 H0 DA7 DA6 DA0 00000000 0000 0000 00000001 0000 0001 00001010 0001 0000 00001011 0001 0001 01100010 1001 1000 01100011 1001 1001 hcd.sym將一個2位16進(jìn)制數(shù)轉(zhuǎn)換為2位10進(jìn)制數(shù) hcd.sym h2cd.sym組合邏輯電路子系統(tǒng)將一個2位16進(jìn)制數(shù)轉(zhuǎn)