TIC2000DSP培訓ppt課件

1、TI C2000 DSP培訓合眾達電子 主要內(nèi)容:嵌入式系統(tǒng)開發(fā)C2000系列DSP概述F2812芯片引見CCS開發(fā)環(huán)境和軟件設計能得到的支持和效力 嵌入式系統(tǒng)開發(fā) 嵌入式系統(tǒng)的特點 所謂嵌入式，專指嵌入到其它系統(tǒng)內(nèi)部，滿足特定需求的公用計算機系統(tǒng)。它的概念非常廣泛，只需是具有包含軟硬件等計算機專有屬性的系統(tǒng)都可以稱之為嵌入式系統(tǒng).嵌入式系統(tǒng)的特點： 體積小 速度快 可挪動 功耗低 本錢低 接口豐富 嵌入式系統(tǒng)的構造 嵌入式系統(tǒng)CPU單片微型計算機(Single Chip Microcomputer)簡稱單片機.ARMAdvanced RISC MachinesDSP Digital sign

2、al processing FPGA(Field Programmable Gate Array) ,即現(xiàn)場可編程門陣列.嵌入式系統(tǒng)開發(fā)的前景一類是學電子工程、通訊工程等偏硬件專業(yè)出身的人，他們主要是搞硬件設計，有時要開發(fā)一些與硬件關系最親密的最底層軟件，如BootLoader、BoardSupportPackage(像PC的BIOS一樣，往下驅(qū)動硬件，往上支持操作系統(tǒng)).另一類是學軟件、計算機專業(yè)出身的人，主要從事嵌入式操作系統(tǒng)和運用軟件的開發(fā).嵌入式硬件設計完后，各種功能就全靠軟件來實現(xiàn)了，嵌入式設備的增值很大程度上取決于嵌入式軟件.嵌入式系統(tǒng)運用行業(yè)通訊類: 手機、可視、基站、交換機、路

3、由器等.消費電子類: VCD/DVD/MP3Player、數(shù)字相機(DC)、數(shù)字攝像機(DV)、機頂盒 (SetTopBox)、高清電視(HDTV)、游戲機等.醫(yī)療電子類: 醫(yī)療檢測安裝 、醫(yī)療監(jiān)護安裝等. 機械控制類: 數(shù)控設備或儀表、汽車電子、家電控制系統(tǒng)、能源轉(zhuǎn)化等. C2000系列DSP概述德德州儀器(Texas Instruments)，簡稱TI，是全球領先的半導體公司，為現(xiàn)實世界的信號處置提供創(chuàng)新的數(shù)字信號處置(DSP)及模擬器件技術,居全球數(shù)位訊號處置器(DSP)及類比技術領先位置. (ti/)合眾達電子 SEED 國內(nèi)獨一具有美國 TI 公司授予代理商和第三方雙重資質(zhì)的公司.

4、08 年榮獲 TI 授予的“ 2007 年度亞太區(qū)最正確DSP 分銷商. (seeddsp/) DSP的特點改良的哈佛構造Havard構造 采用多級的流水線采用硬件乘法器特殊的DSP指令快速的指令周期哈佛構造哈佛構造:DSP的程序存儲器空間和數(shù)據(jù)存儲器空間分開,即每個存儲器空間獨立編址，獨立訪問,并具 有獨立的程序總線和數(shù)據(jù)總線，取指和執(zhí)行能完全 重疊進展。允許數(shù)據(jù)存放在程序存儲器中，并被算術指令運算指令直接運用.程序存儲器CPU數(shù)據(jù)存儲器哈佛構造流水線操作100AddSubMpyStore指令周期F1101D1F2102R1D2103E1R2D3F3F4104E2R3D4105E3R4106

5、E4F取指D譯碼R讀數(shù)E執(zhí)行完好的流水線經(jīng)典的數(shù)字信號處置方法：時域：信號濾波FIR、IIR頻域：頻譜分析FFT數(shù)字信號處置的特點：AiXi高速實時數(shù)字信號處置器Digital Signal Processor：構造上進展優(yōu)化，更適宜完成乘加累積運算主頻足夠快，能實時完成各種數(shù)字信號處置DSP：特指數(shù)字信號處置器運算特點DSP硬件多總線：片內(nèi)多條數(shù)據(jù)、地址和控制總線流水線執(zhí)行：多個控制和運算部件并行任務硬件乘法器特殊指令：MAC連乘加指令，單周期同時完成乘法和加法運算RPTS和RPTB硬件判別循環(huán)邊境條件，防止破壞流水線特殊尋址方式：位倒序?qū)ぶ穼崿F(xiàn)FFT快速倒序循環(huán)尋址特殊片上外設：軟件插等待

6、電路或EMIF控制存放器便于與各類存儲器設備接口數(shù)字鎖相電路 PLL有利系統(tǒng)穩(wěn)定DMAEDMA控制器加速數(shù)據(jù)傳輸HPI接口、PCI接口方便實現(xiàn)多處置器系統(tǒng)Video Port、McASP等運用公用的接口方便與視頻、音頻器件無縫銜接豐富片上存儲器類型：RAM、ROM、Flash等豐富片上外設：Timer、串口異步同步、CAN總線、A/D、PWM和通用I/O口等DSP的主要目的主頻：決議處置器機器時鐘周期的長短.數(shù)據(jù)寬度：主要為16位和32位.決議一次能和CPU交換的數(shù)據(jù)的最大寬度.數(shù)據(jù)類型：浮點和定點.浮點型數(shù)據(jù)以指數(shù)的方式表示，定點型數(shù)據(jù)以整數(shù)的方式表示.MIPS(Million Instru

7、ctions Per Second)/MFLOPS(Million floating-point operations per second):每秒能執(zhí)行定點/浮點運算的 次數(shù).片上存儲器大小.片上外設接口等. C2000DSP概述Renewable Energy Generation Automotive Radar &Electric Power SteeringPower Line CommunicationsTelecom DigitalPower AC Drives, Industrial & Consumer Motor Control Consumer & Automotive

8、Digital PowerLED LightingC2000C2000 Controllers ApplicationsC2000系列DSPC2xx子系列：16位定點DSP、20MIPS代表器件：TMS320F206PZC24x子系列：16位定點DSP、20MIPS代表器件：TMS320F240LF240 x子系列：16位定點DSP、40MIPS代表器件：TMS320LF2407F28x子系列：32位定點DSP、150MIPS代表器件：TMS320F281x/TMS320F280 x F2833x系列： 32位浮點DSP 、150MFLOPS 代表器件： TMS320F2833xPerform

9、anceFutureDevelopmentSamplingProductionDeviceF2812C/R2812F2811C/R2811F2810C2810C281xTM150 MIPS128-256 KB12.5 MSPS ADCC280 xTM100 MIPS32-256 KB150ps PWMpin-compatible devices F2801F2808C24xTM40 MIPS16-64 KB10-bit ADC 10 DevicesLF/C240 xA3 DevicesF24xC2801C2802F2802F2806F28xxxF28015F28016F2809F28044C2

10、8xxxLowerCostC2000系列DSPDSP實現(xiàn)的功能DSP處置器 模擬信號 AD轉(zhuǎn)換 數(shù)據(jù)輸入通道 數(shù)據(jù)輸出通道DA 模擬信號HPIEMACPWMGPIOUARTCAN控制/ 通訊F2812 片內(nèi)資源 事件管理器模塊組成事件管理器EV模塊為控制系統(tǒng)運動控制和電機控 制的開發(fā)提供了強大功能。F2812包括兩個事件管理器模塊:EVA和EVB。 每個事件管理器模塊包括：2個16-位定時器、3個全比較器、3個事件捕捉器、1個正交編碼脈沖通道。產(chǎn)生8個PWM波輸出。PWM控制的根本思想重要實際根底面積等效原理 沖量相等而外形不同的窄脈沖加在具有慣性的環(huán)節(jié)上時，其效果根本一樣。沖量窄脈沖的面積效

11、果根本一樣環(huán)節(jié)的輸出呼應波形根本一樣外形不同而沖量一樣的各種窄脈沖d)單位脈沖函數(shù)f (t)d (t)tOa)矩形脈沖b)三角形脈沖c)正弦半波脈沖tOtOtOf (t)f (t)f (t) PWM的生成過程OutOutOutDSP的實現(xiàn)原理計數(shù)存放器延續(xù)不斷地進展增減計數(shù)，就可以模擬延續(xù)的波形，比較存放器中存放的幅度值與計數(shù)存放器中的值不斷進展比較，得到PWM波形。以輸出正弦PWM波為例，由經(jīng)過采樣的正弦波與三角波相交，由交點得出脈沖寬度，其載波頻率要求足夠高。 EVA構造圖定時間器定時器一個可讀寫的16位雙向計數(shù)器的存放器TxCNT，它存儲了計數(shù)器的當前值，并根據(jù)計數(shù)方向進展增計數(shù)或減計數(shù)

12、。一個可讀寫的16位定時器比較存放器TxCMPR。 一個可讀寫的16位定時器周期存放器TxPR。一個可讀寫的16位定時器控制存放器TxCON。一個GP定時器比較輸出引腳，TxCMP。控制和中斷邏輯 。其他全局控制存放器 。定時器的計數(shù)方式GP定時器有四種可選的操作方式：停頓/堅持方式延續(xù)遞增計數(shù)方式定向增/減計數(shù)方式延續(xù)增/減計數(shù)方式相應的定時器控制存放器TxCON中的位方式?jīng)Q議了通用定器的操作方式。停頓堅持方式：通用定時器的操作停頓并堅持其當前形狀，定時器的計數(shù)器、比較輸出和預定標計數(shù)器都堅持 不變。 延續(xù)遞增計數(shù)方式： 定向的增/減計數(shù)方式：定時器將根據(jù)TDIRAB引腳的輸入，對定標的時鐘

13、進展遞增或遞減計數(shù)。延續(xù)增/減計數(shù)方式：定時器的計數(shù)方向僅在定時器的值到達周期存放器的值時,才改動計數(shù)方式。定時器的PWM輸出為了設置通用定時器以產(chǎn)生PWM輸出，需做以下任務：根據(jù)預定的PWM(載波)周期設置TxPR。設置控制存放器TxCON以確定計數(shù)方式和時鐘源，并啟動PWM輸出操作。將對應于PWM脈沖的在線計算寬度(占空比)的值加載到TxCMPR存放器中。PWM 的產(chǎn)生定時器比較單元產(chǎn)生的PWM(TxPWM)比較單元的PWM輸出三個比較單元中的每一個都可與事件管理器的GP定時器用于產(chǎn)生一對可編程死區(qū)和輸出極性的PWM輸出。對于每個EV模塊中的三個比較單元，共六個輸出PWM引腳可用來控制三相

14、交流感應電機或無刷直流電機。根據(jù)上下橋臂功率管導照射序的不同以及導通時間的長短不同，即可到達對電機的變頻調(diào)速功能單元比較單元PWM輸出PWM信號產(chǎn)生：用一定時器反復產(chǎn)生與PWM周期一樣的計數(shù)周期，一個比較存放器堅持著調(diào)制值，在相應的輸出上進展匹配。死區(qū)：在許多的運動/電機控制和功率電子運用場所中，兩個功率器件上級和下級被串聯(lián)在一個功率支路中，為防止擊穿失效，兩個器件的翻開的周期不能重疊，所以通常參與死區(qū)維護。存放器操作用比較單元和相應的電路產(chǎn)生一切三種PWM波形均需求對一樣的EV存放器進展配置，配置過程需求以下步驟：設置和裝載ACTRx(比較動作控制存放器)如需死區(qū)，那么設置和裝載DBTCON

15、x存放器初始化CMPRx存放器設置和裝載COMCONx(比較控制存放器)設置和裝載T1CON或T3CON存放器，來啟動比較操做更新CMPRx存放器的值PWM的產(chǎn)生可編程死區(qū)控制的比較單元產(chǎn)生的 PWM對稱經(jīng)過改動PWM載波頻率來改動PWM頻率可根據(jù)需求改動PWM的占空比可改動PWM輸出的極性，如高、低、強迫高和強迫低可設置死區(qū)的大小無論對于大多交流電機，其本質(zhì)就是根據(jù)實踐情況來實時調(diào)整這3對PWM的輸出，如輸出極性、周期和輸出占空比等，來對電機進展變頻調(diào)速，以到達很好的效果，可以采用PID控制，模糊控制等。電機調(diào)速系統(tǒng)組成對于電機的調(diào)速系統(tǒng)，通常有3部分組成，控制部分、驅(qū)動部分和電機三部分組成

16、。其中，控制部分作為系統(tǒng)的CPU，主要是數(shù)據(jù)處置以及根據(jù)一些反響信號等產(chǎn)生適宜的輸出信號，如PWM等；驅(qū)動部分主要是根據(jù)控制部分的輸出信號將電源電壓逆變?yōu)殡姍C供電，控制電機的通電順序和通電時間的長短等，這樣就可以到達對電機的調(diào)速。對于三相直流無刷電機的調(diào)速系統(tǒng)，板卡SEED-DEC2812相當于控制部分，SEED-BLDC相當于驅(qū)動部分。 逆變電路由功率開關管V1V6等組成，可以為功率晶體管GTR、功率場效應管MOSFET、絕緣柵極管IGBT、可關斷晶閘管GTO等功率電子器件。晶閘管適用于較大功率電機，晶體管適用于中小功率電動機。有3種方法：采用驅(qū)動芯片+IGBT的方式，適用于大功率電機采用智

17、能功率模塊IPM, 本身具有過壓、欠壓、過流和溫度過高的維護功能 采用驅(qū)動芯片+MOSFET的方式，適用于中小電機驅(qū)動部分的設計 SEED-BLDC引見 SEED-BLDC專門針對三相直流無刷電機，可以與SEED-DEC2812和SEED-DEC2407相連來到達對電機的實時控制。可以與12V36V 電機相連，電機額定電流不超越4A過壓過流檢測，顯示和維護可以與有位置傳感器和無位置傳感器的無刷電機相連可以與編碼器相連進展準確位置控制速度檢測和電流檢測，可以進展閉環(huán)控制可以進展正反轉(zhuǎn)控制驅(qū)動電路和控制電路完全隔離，防止驅(qū)動部分給控制部分帶來干擾開發(fā)板SEED-DEC2812SEED-BLDC/K

18、IT模數(shù)轉(zhuǎn)換模塊ADC)ADC模塊的特性帶有內(nèi)部采樣-堅持電路12bit ADC模塊.80ns的轉(zhuǎn)換時間,采樣率為12.5M.16個模擬輸入通道，每8個經(jīng)過一個8選1的模擬多路轉(zhuǎn)換開關.對16路模擬量進展“ 自動排序.兩個獨立的8形狀排序器 SEQ1和SEQ2，可以獨立任務在雙排序器方式，或級聯(lián)為16個形狀排序器方式SEQ一級聯(lián)方式.16個存放結果的存放器RESULT0RESULT15).有多個啟動ADC轉(zhuǎn)換的觸發(fā)源.ADC模塊存放器 存放器 稱號 ADCCTRL13 ADC控制存放器13 MAXCONV 最大轉(zhuǎn)換通道存放器 CHSELSEQ14 通道選擇排序控制存放器14 AUTO_SEQ_

19、SR 自動排序形狀存放器 RESULT0RESULT15 轉(zhuǎn)換結果存放器115 CALIBRATION 校準存放器自動排序器的任務原理2個8形狀排序器SEQ1和SEQ2，也可級聯(lián)成一個16形狀排序器SEQ。形狀：排序器可以執(zhí)行的自動轉(zhuǎn)換數(shù)目。ADC模塊能對一序列轉(zhuǎn)換自動排序。轉(zhuǎn)換終了后，結果依次保管在RESULT0、RESULT1中。用戶也可對同一通道進展多次采樣，即“過采樣，得到的采樣結果比傳統(tǒng)的單采樣結果分辨率高。單排序器級聯(lián)方式雙排序器并連方式要完成7個通道的轉(zhuǎn)換通道2、3、2、3、6 、7和12經(jīng)過自動排序后轉(zhuǎn)換，那么MAXCONV1的值應該設置為6，且CHSELSEQn存放器的設置如

20、下： 位15-12 位11-8 位7-4 位3-070A3h 3 2 3 2 CHSELSEQ170A4h x 12 7 6 CHSELSEQ270A5h x x x x CHSELSEQ3 70A6h x x x x CHSELSEQ4流程圖MCBSP多通道緩沖型串口McBSP什么是McBSP是Multichannel Buffered Serial Port的縮寫，即多通道緩沖型串行接口，是一種多功能的同步串行接口McBSP特點提供很強的可編程才干，可以配置為多種同步串口規(guī)范，直接與各種器件高速接口T1/E1規(guī)范：通訊器件MVIP和ST-BUS規(guī)范：通訊器件IOM-2規(guī)范：ISDN器件AC

21、97規(guī)范：PC Audio Codec器件IIS規(guī)范：Codec器件SPI：串行A/D、D/A，串行存儲器等器件特殊配置 + 軟件配合，可與特殊器件接口IIC：將McBSP引腳配置為通用I/O引腳，用軟件實現(xiàn)IIC規(guī)范UART：將McBSP引腳進展特殊銜接，結合DMA與軟件編程，方便實現(xiàn)UART功能發(fā)送器CLKXFSXDX接納器CLKRFSRDRClockDataFrameMSBLSBMcBSP引腳與信號CLKX：串行發(fā)送器位-時鐘引腳FSX： 串行發(fā)送器幀同步引腳DX： 串行發(fā)送器數(shù)據(jù)引腳CLKR：串行接納器位-時鐘引腳FSR： 串行接納器幀同步引腳DR： 串行接納器數(shù)據(jù)引腳CLKS：外部位

22、-時鐘輸入引腳DXDRFSRCLKRCLKXFSXData BusSPCControl LogicDRRDXRXSRRBRRINTXINTDMACPURSRExpandCompressREVTXEVTMcBSP構造與原理RSR：接納移位存放器RBR：接納緩沖存放器Expand：A律、律擴展DDR：數(shù)據(jù)接納存放器DXR：數(shù)據(jù)發(fā)送存放器Compress：A律、律緊縮XSR：發(fā)送移位存放器McBSP可編程的才干McBSP可編程的才干引腳信號功能可編程引腳信號極性可編程引腳信號方向可編程串行通訊的位-時鐘來源和速率可編程串行通訊的起始條件，即幀同步來源和方式可編程串行通訊的終了條件可編程串行數(shù)據(jù)位流中

23、的數(shù)據(jù)元的數(shù)據(jù)位長度可編程串行數(shù)據(jù)位流中的數(shù)據(jù)幀中包含的數(shù)據(jù)元個數(shù)可編程串行數(shù)據(jù)位流中的數(shù)據(jù)相個數(shù)可編程McBSP控制存放器引腳控制存放器PCR配置引腳的功能配置引腳的極性配置引腳的方向串口控制存放器SPCR配置McBSP串行收發(fā)器的形狀和中斷采樣率發(fā)生器存放器SRGR配置內(nèi)部產(chǎn)生的位-時鐘配置內(nèi)部產(chǎn)生的幀-同步時鐘接納發(fā)送控制存放器RCR、XCR配置接納發(fā)送的數(shù)據(jù)相個數(shù)配置接納發(fā)送的數(shù)據(jù)元個數(shù)配置接納發(fā)送的數(shù)據(jù)元位數(shù)McBSP特殊用途McBSP的6個外部引腳配置為通用的I/O引腳IIC總線規(guī)范：SDA、SCL用McBSP的6個外部引腳中可以配置為雙向的2個引腳作為SDA和SCL由軟件實現(xiàn)II

24、C總線規(guī)范的時序要求IIC常被用作視頻器件的控制接口，也采用IIC接口McBSP用作通用異步串口UART很多串行存儲器硬件銜接UART的Tx與McBSP的DR與FSR相連UART的Rx與McBSP的DX相連McBSP的位-時鐘由內(nèi)部采樣率發(fā)生器產(chǎn)生，為UART波特率16軟件配置McBSP的16位代表UART的1位發(fā)送時，軟件將UART的每1位擴展為16位，再由McBSP發(fā)送接納時，軟件將McBSP接納的16位緊縮為UART的1位，并進展合并軟件還應擔任處置UART的起始位、奇偶校驗位和停頓位串行通訊接口SCISCI模塊構造：發(fā)送器-TX：SCITXBUF-發(fā)送數(shù)據(jù)緩沖存放器，存發(fā)送數(shù)據(jù)。TXS

25、HF發(fā)送移位存放器，每次1位送到SCITXD引腳。接納器-RX：RXSHF接納移位存放器，每次1位將SCITXD引腳上的數(shù)據(jù)移入。SCIRXBUF-接納數(shù)據(jù)緩沖存放器，存RXSHF接納到數(shù)據(jù)。一個可編程的波特率發(fā)生器控制和形狀存放器(映射在數(shù)據(jù)存儲器區(qū)模塊構造：傳輸方式：SCI有兩種多處置器通訊協(xié)議：空閑線多處置器方式和地址位多處置器方式。這些協(xié)議允許在多個處置器之間傳送有效數(shù)據(jù)。SCI提供了通用的異步接受器/發(fā)送器通訊方式，以便與許多普通的外設相互通訊。異步方式需求兩條線與許多規(guī)范的設備如RS-232-C格式的終端和打印機等銜接。可編程的數(shù)據(jù)格式SCI包括接納和發(fā)送的數(shù)據(jù)是NRZ數(shù)據(jù)格式：1

26、個起始位。18個數(shù)據(jù)位。1個偶/奇/非線性位。12個終了位。1個用于區(qū)別數(shù)據(jù)和地址的特殊位只用于地址位方式。為了對數(shù)據(jù)格式編程，要運用SCICR存放器。SCI多處置器通訊多處置器通訊格式允許一個處置器在同一串行線上有效地向其他處置器發(fā)送數(shù)據(jù)塊。地址字節(jié)(Address Byte)：發(fā)送信息塊的第一個字節(jié)包含一個地址位，一切接納端都要讀這個地址位。只需具有正確地址的接受端才可以接納數(shù)據(jù)。休眠位 (SLEEP) ：串行線上的處置器將SLEEP置1，處于睡眠形狀。當處置器對地址塊進展讀操作時，程序必需對休眠位SLEEP清0，以使能SCI。兩種多處置器方式： 空閑線多處置器方式 地址位多處置器方式空閑

27、線多處置器方式空閑線多處置方式(ADDR/IDLE MODE bit=0)：塊與塊之間有一段空閑時間，這段時間比塊中的幀間間隔長。假設一幀之后有一個大于10位的空閑時間，就闡明一個新塊的開場。地址位多處置器方式地址位多處置器方式(ADDR/IDLE MODE bit=0):在地址位協(xié)議中有一個特別的位地址位，在每一塊數(shù)據(jù)的 第一幀，地址位置1，在其他幀中，該位清0，用做數(shù)據(jù)傳輸。SCI波特率計算內(nèi)部產(chǎn)生的串行時鐘是經(jīng)過低速的外部時鐘LSPCLK和波特率選擇存放器決議的。 計算公式為： 其中BRR為存放器SCI Baud-Select Registers 里的值，此存放器為16位，可實現(xiàn)6500

28、0種不同的波特率。 硬件設計實例DSP在電機控制中的運用：需求分析電機控制的需求：控制輸出：PWM輸出位置、速度丈量：4相正交編碼輸入電壓、電流丈量：模擬量輸入缺點維護：數(shù)字量輸入輸出波形輸出、儀表指示：模擬輸出外部通訊的需求：根本通訊：UARTRS232/RS422/RS485工業(yè)控制網(wǎng)絡：CAN總線PC通訊：USB工業(yè)控制根本要求：實時時鐘RTC，程序代碼加密系統(tǒng)擴展：總線擴展：存儲總線擴展 + 系統(tǒng)信號擴展復位、中斷、時鐘等系統(tǒng)構成TMS320F2812電機控制接口根據(jù)電機控制特點對信號進展分組對信號進展驅(qū)動和電平轉(zhuǎn)換串口驅(qū)動SCI驅(qū)動CAN驅(qū)動板內(nèi)擴展：SRAMRTC + EEPROM

29、USB 2.0接口4通道D/A總線擴展電源需求電源種類TMS320F2812V核：+1.9V230mAVI/O：+3.3V125mA先VI/O上電后V核上電DAC7724數(shù)字電源：+5V模擬電源： 15VSN74CBTD3384+5V其他器件+3.3V輸入電源+5V、15V用LDO產(chǎn)生+1.9V和+3.3VTPS76801：+1.9V1ATPS75733：+3.3V3A時鐘需求時鐘輸入的器件TMS320F2812CPU主時鐘：150MHzADC、事件管理器、看門狗等片上外設TMS320F2812時鐘選項片上有OSC片上有PLL，最高可5倍頻輸入時鐘信號電平不能超越核電源電壓+1.9V片上外設所

30、需的時鐘由CPU主時鐘分頻產(chǎn)生USBCY68001：24MHz時鐘實現(xiàn)TMS320F2812：采用30MHz晶體 + 2個負載電容，5 PLL實現(xiàn)CY68001：采用24MHz晶振存儲空間分配1TMS320F2812存儲空間映射哈佛構造，但程序、數(shù)據(jù)空間一致為4M16-位物理空間外部存儲接口只支持異步存儲器接口19-位地址總線：XA18:0，16-位數(shù)據(jù)總線：XD15:0，5個存儲區(qū)間3個片選信號：XZCS0&1、XZCS2、XZCS6&7，3個讀寫控制信號：XRD、XWE、XR/W，訪問時序控制信號：XRDY，總線仲裁控制信號：XHOLD、XHOLDAZone 0：8K16-位，0 x00

31、20000 x00 3FFFZone 1：8K16-位，0 x00 40000 x00 5FFFZone 2：512K16-位，0 x08 00000 x0F FFFFZone 6：512K16-位，0 x10 00000 x17 FFFFZone 7：16K16-位，0 x3F C0000 x3F FFFF，MP/MC = 1Boot ROM：4K16-位，0 x3F F0000 x3F FFFF，MP/MC = 0復位后，程序從0 x3F FFC0處開場執(zhí)行存儲空間分配2占用存儲空間的外擴資源SRAM：512K16-位Ts = 0, Tw = 12ns, Th = 0擴展總線：41M16-

32、位4個1M16-位存儲空間USB：816-位Ts = 10ns, Tw = 50ns, Th = 70nsD/A：516-位Ts = 0, Tw = 50ns, Th = 0板上存放器：假設干Ts = 0, Tw = 2.5ns, Th = 7.5ns存儲空間的分配：SRAM：占用Zone 6&7，在MP/MC = 1時，替代Boot ROM，方便調(diào)試64K16-位：CY7C1021V33-12ZC， 0 x10 00000 x10 FFFF和0 x3F C0000 x3F FFFF256K16-位：CY7C1041V33-12ZC， 0 x10 00000 x13 FFFF和0 x3F C0

33、000 x3F FFFF擴展總線：占用Zone 2， 0 x08 00000 x0F FFFF用分頁擴展技術，板上擴展3-位頁地址存放器PA21:19，與XA18:0，構成41M16-位存儲空間USB：占用Zone 0，0 x00 20000 x00 2007D/A：占用Zone 1，0 x00 40500 x00 4053，0 x00 4058板上存放器：Zone 1，0 x00 40000 x00 4048電機控制接口電機控制信號PWM輸出：PWM16PWM712定時器信號：T1/2PWM、T1/2CTRIPT3/4PWM、T1/2CTRIPTDIRA、TCLKINATDIRB、TCLKI

34、NB缺點維護：C1TRIPC3TRIPC4TRIPC6TRIP模擬輸入：ADCINA7:0ADCINB7:04相正交編碼：QEP1、QEP2、QEPI1QEP3、QEP4、QEPI2電機控制信號分成2組，每組又分為2個接口功率驅(qū)動接口：PWM輸出、缺點維護、模擬輸入編碼盤接口：4相正交編碼輸入控制信號驅(qū)動和電平轉(zhuǎn)換12個PWM輸出和6個4相正交編碼輸入，方向確定，而且PWM輸出需求一定的電流驅(qū)動才干，所以采用SN74LVTH16245進展驅(qū)動和電平轉(zhuǎn)換定時器和缺點維護信號那么視運用情況配置，方向不確定，為了兼容3.3V/5V電平，所以采用SN74CBTD3384進展電平轉(zhuǎn)換D/A輸出與F281

35、2接口數(shù)據(jù)線：直接銜接XD11:0地址線：直接銜接XA1:0讀寫控制：直接銜接XR/W片選信號CS：XZCS0&1、地址線和XWE譯碼，只寫LDAC：XZCS0&1、地址線和XWE譯碼，只寫電平匹配：D/A接口電平為+5V，但均為輸入信號，所以無需電平轉(zhuǎn)換輸出電壓范圍配置5V：VREFH = 5V, VREFL = -5V10V：VREFH = 10V, VREFL = -10V05V：VREFH = 5V, VREFL = 0V010V：VREFH = 10V, VREFL = 0VUSB與F2812接口數(shù)據(jù)線：直接銜接XD15:0地址線：直接銜接XA2:0讀寫控制：SLOE和SLRD直接銜

36、接XRDSLWR和SLRD直接銜接XWE片選信號CS：XZCS0&1、地址線和XWE譯碼中斷信號：直接銜接XINT1形狀信號：FLAGA、FLAGB、FLAGC、READY經(jīng)過CPLD中的形狀存放器，由F2812讀取總線擴展哪些信號需求擴展存儲器總線數(shù)據(jù)：XD15:0地址：XA18:0，頁地址擴展PA19讀寫控制：XRD、XWE片選信號：CE0CE3由XZCS2和PA21:20譯碼產(chǎn)生片上外設McBSP、SPI系統(tǒng)信號時鐘、復位、中斷等電源+3.3V、+5V、15V、GND信號驅(qū)動和電平轉(zhuǎn)換，要求延遲短、外部電平兼容3.3V/5V總線驅(qū)動：SN74LVTH16245總線開關：SN74CBTD3

37、384產(chǎn)品圖片CCS開發(fā)環(huán)境開發(fā)過程不僅僅是代碼生成工具具備根本調(diào)試功能，還具備實時分析的才干支持整個軟件開發(fā)過程：設計，代碼生成，調(diào)試，實時分析CCS代碼生成流程圖公共目的文件格式COFF匯編器和鏈接器所創(chuàng)建的目的文件都采用公共目的文件格式COFF格式是基于代碼塊和數(shù)據(jù)塊編程5個SECTION偽指令: .text 通常包含可執(zhí)行代碼 .data 通常包含已初始化的數(shù)據(jù) .bss 通常為未初始化的數(shù)據(jù)保管空間 .sect “section namesymbol .usect “section name，size in word初試化段和未初試化段.bss和.usect為未初試化段，用于為變量、

38、堆棧等保管一塊存儲空間.text、.data和.sect為初試化段，用于存放代碼塊或有初值的數(shù)據(jù)塊DSP匯編言語：匯編器對“段的處置匯編器第一次遇到新“段時，將該“段的段程序計數(shù)器SPC置為0，并將隨后的程序代碼或數(shù)據(jù)順序編譯進該“段中.匯編器遇到同名“段時，將它們合并，然后將隨后的程序代碼或數(shù)據(jù)順序編譯進該“段中當匯編器遇到.text、.data和.sect偽指令時，匯編器停頓將隨后的程序代碼或數(shù)據(jù)順序編譯進當前“段中，而是順序編譯進遇到的“段中當匯編器遇到.bss和.usect偽指令時，匯編器并不終了當前“段，而只是簡單地暫時脫離當前“段，隨后的程序代碼或數(shù)據(jù)仍將順序編譯進當前“段中.bs

39、s和.usect偽指令，可以出如今.text、.data或.sect“段中的任何位置，它們不會影響這些“段的內(nèi)容DSP匯編言語：鏈接器對“段的處置鏈接器對“段的處置有2個方面：將輸入“段組合產(chǎn)生輸出“段將多個.obj文件中的同名“段合并一個輸出“段也可將不同名的“段合并產(chǎn)生一個輸出“段將輸出“段定位到實踐的存儲空間中MEMORY命令：用于描畫系統(tǒng)實踐的硬件資源SECTIONS命令：用于描畫程序中定義了哪些“段，這些“段能否需求合并？如何合并？合并產(chǎn)生的輸出“段定位到實踐硬件資源的何處？鏈接器經(jīng)過d文件來獲得上述這些信息鏈接器還將檢查各輸出“段能否重疊、能否超界，防止了人工檢查邊境帶來的隱患MEMORY命令MEMORY PAGE 0:PRAM:origin=0 x0080, length=0 x1080VECT:origin=0 x2000, length=0 x0040EXPRAM:origin=0 x4000, length=0 xC000PAGE 1:STACK:origin=0 x2040, length=0 x0FC0DRAM:origin=0 x3000, length=0 x