EDA數(shù)字時(shí)鐘綜合設(shè)計(jì)性實(shí)驗(yàn)報(bào)告

1、廣州大學(xué)綜合設(shè)計(jì)性實(shí)驗(yàn)報(bào)告冊實(shí)驗(yàn)項(xiàng)目EDA數(shù)字時(shí)鐘學(xué)院物理與電子工程學(xué)院年級專業(yè)班電子132班姓名張燕州學(xué)號1319200092成績實(shí)驗(yàn)地點(diǎn)理學(xué)實(shí)驗(yàn)樓317指導(dǎo)教師宋沛實(shí)驗(yàn)項(xiàng)目綜合設(shè)計(jì)性實(shí)驗(yàn)預(yù)習(xí)報(bào)告EDA數(shù)字時(shí)鐘引言：數(shù)字時(shí)鐘是一種用數(shù)字電路技術(shù)實(shí)現(xiàn)時(shí)、分、秒計(jì)時(shí)的裝置，與機(jī)械式時(shí)鐘相比具有更高的準(zhǔn)確性和直觀性，且無機(jī)械裝置，具有更長的使用壽命，數(shù)字時(shí)鐘可植入自動(dòng)控制、測試等系統(tǒng)內(nèi)部，作為系統(tǒng)的時(shí)鐘源，可為系統(tǒng)提供定時(shí)信號或中斷控制的時(shí)間基準(zhǔn)，具有廣泛的用途。由于數(shù)字集成電路的發(fā)展使得數(shù)字時(shí)鐘的精度遠(yuǎn)遠(yuǎn)超過老式鐘表，鐘表的數(shù)字化給人們生產(chǎn)生活帶來了極大的方便，而且大大地?cái)U(kuò)展了鐘表原先的單一報(bào)時(shí)

2、功能。加入了一些諸如自動(dòng)報(bào)時(shí)、定時(shí)鬧鐘等功能。這些都是以鐘表數(shù)字化為基礎(chǔ)的。因此，研究數(shù)字時(shí)鐘及擴(kuò)大其應(yīng)用，有著非?，F(xiàn)實(shí)的意義。實(shí)驗(yàn)?zāi)康模哼M(jìn)一步掌握用VerilogHDL語言編寫任意進(jìn)制計(jì)數(shù)器的方法，通過本次實(shí)驗(yàn)要充分認(rèn)識到，頂層結(jié)構(gòu)的設(shè)計(jì)和優(yōu)化在綜合設(shè)計(jì)中的重要性。實(shí)驗(yàn)原理：數(shù)字鐘秒到分、分到時(shí)均為60進(jìn)制，利用VerilogHDL編寫模60的計(jì)數(shù)器，秒模塊的CLK可從實(shí)驗(yàn)板上取得，秒模塊的本身輸出用來驅(qū)動(dòng)顯示秒的數(shù)碼管，進(jìn)位輸出恰好是分模塊的CLK。分模塊的進(jìn)位作為時(shí)模塊的CLK。時(shí)模塊為24進(jìn)制。需要調(diào)整時(shí)間時(shí)，可以用數(shù)據(jù)選擇器將正常的各個(gè)模塊時(shí)鐘切斷取而代之的是由實(shí)驗(yàn)箱上的按鍵產(chǎn)生的單

3、脈沖，從而實(shí)現(xiàn)調(diào)整時(shí)間的功能。鬧鈴時(shí)間與當(dāng)前時(shí)間要共用數(shù)碼管的方式顯示，同樣我們可以采用多位數(shù)據(jù)選擇器來實(shí)現(xiàn)。鬧鈴實(shí)現(xiàn)可采用比較計(jì)時(shí)模塊輸出與鬧鐘設(shè)定輸出完全相等時(shí)，輸出控制信號使揚(yáng)聲器發(fā)聲。實(shí)驗(yàn)內(nèi)容：1、根據(jù)題目要求，參考GW48使用說明書，選取適當(dāng)?shù)哪Ｊ絹韺?shí)現(xiàn)。2、依據(jù)題目要求功能，設(shè)計(jì)頂層總體結(jié)構(gòu)圖。3、使用VerilogHDL語言來實(shí)現(xiàn)頂層結(jié)構(gòu)中各個(gè)模塊的功能，并創(chuàng)建頂層文件可調(diào)用的圖形元件，如：24、60進(jìn)制計(jì)數(shù)器，數(shù)據(jù)選擇器等模塊。4、創(chuàng)建頂層GDF文檔，并將各模塊連接。5、根據(jù)題目要求，以及第一步所選模式，并查表，定義引腳。6、編譯并下載到目標(biāo)芯片中。7、利用實(shí)驗(yàn)箱驗(yàn)證所設(shè)計(jì)的數(shù)

4、字鐘功能。重點(diǎn)問題：利用前面實(shí)驗(yàn)所學(xué)知識，設(shè)一數(shù)字鐘并在GW48實(shí)驗(yàn)箱上實(shí)現(xiàn)。具體要求如下：計(jì)時(shí)可選十二進(jìn)制計(jì)時(shí)和二十四進(jìn)制計(jì)時(shí)；可手動(dòng)校時(shí)，能分別進(jìn)行時(shí)、分的校正；帶鬧鐘功能，當(dāng)計(jì)時(shí)計(jì)到鬧鈴時(shí)間時(shí)，發(fā)光二極管點(diǎn)亮，鬧鈴時(shí)間為1分，可用按鍵提前終止鬧鈴；帶秒表功能；（選做）帶日歷顯示，可顯示月、日等。（選做）六參考文獻(xiàn)：EDA技術(shù)實(shí)用教程VerilogHDL版（第四版）P385;（第五版沒有S0PC系統(tǒng)開發(fā)技術(shù)）、百度百科文庫。廣州大學(xué)實(shí)驗(yàn)原始數(shù)據(jù)記錄表實(shí)驗(yàn)項(xiàng)目EDA數(shù)字時(shí)鐘指導(dǎo)教師宋沛姓名張燕州班別電子132班學(xué)號1319200092學(xué)院物電學(xué)院業(yè)電子信息科學(xué)與技術(shù)實(shí)驗(yàn)進(jìn)行時(shí)間2016年5月

5、30日第14周一,15時(shí)至17時(shí)；實(shí)驗(yàn)地點(diǎn)理學(xué)實(shí)驗(yàn)樓317室溫濕度天氣原始數(shù)據(jù)記錄(自行設(shè)計(jì)記錄表格)：一、實(shí)驗(yàn)HDL描述moduleclock(m,c,clk,sec1,sec0,min1,min0,hou1,hou0,mclk,hclk,alarmled,ring,rclk,sclk);inputclk,mclk,hclk,rclk,sclk,m,c;outputalarmled,ring;output3:0sec1,min1,hou1,sec0,min0,hou0;reg5:0sec,min,hou,cmin,chou,amin,ahou,alcount;regcs,cm;regtmod

6、e,alarm,alarmled;wire5:0osec,omin,ohou;initialbeginmin=0;hou=0;sec=0;cs=0;cm=0;cmin=0;chou=0;amin=0;ahou=0;tmode=0;alarm=0;alarmled=O;endalways(posedgeclk)begin/60salarmif(alarmled&alcount!=60)alcount=alcount+1;elsealcount=0;if(tmode)begin/checksetmin=cmin;hou=chou;endif(sec!=59)begin/seccountsec=se

7、c+1;endelsebeginsec=0;cs=1;endif(cs)begin/mincountcs=0;min=min+l;if(min=60)begincm=1;min=0;endendif(cm)begin/hourcountcm=0;hou=hou+1;if(hou=23)hou=0;endif(min=amin&hou=ahou)alarmled=1;if(alcount=59)alarmled=O;endassignring=(alarmled&alcount!=60)?rclk:0;always(posedgemclk)/minsetif(tmode)/checkif(cmi

8、n=59)cmin=0;elsecmin=cmin+1;always(posedgemclk)/alarmif(alarm)if(amin=59)amin=0;elseamin=amin+1;always(posedgehclk)/hoursetif(tmode)/checkif(chou=23)chou=0;elsechou=chou+1;always(posedgehclk)/houralarmif(alarm)/alarmif(ahou=23)v話開始甘曾QuartusII-C：/.I就1-畫圖ahou=0;elseahou=ahou+l;always(posedgeelk)case(m

9、,c)2b00:begintmode=0;alarm=0;end/count2b10:tmode=1;/check2bO1:alarm=1;alarmendcaseassignomin=(tmode)?cmin:(alarm)?amin:min;assignohou=(tmode)?chou:(alarm)?ahou:hou;assignsec1=sec/10;assignsec0=sec%10;assignmin1=omin/10;assignmin0=omin%10;assignhou1=ohou/10;assignhou0=ohou%10;endmodule數(shù)字時(shí)鐘正常運(yùn)行和鬧鈴兩種模式

10、之間切換及設(shè)定時(shí)分秒按鍵加一功能程序如上所示。IQuartusIIC:/DocuentsandSettings/Ad*instratclock/clock-clock-AssignentEditor幻回岡1FileEditViewProjactAssignmenFrocessingToolsWindowHelp厲昌為電1莎彖/第燼金畑色ProjectNavigator:潑clock.CompilationReport-FlowSummary自Files：”輙|clock.vj-InEmabon一I三0All|電)TimingILogicOptionsThiscellspecifieswheth

11、erornottheassignmentisprocessedbytheCompiler.TasksxFlow:jCompilation|Task區(qū)、/FCompileDezigr.7卜-AnalysisftSynthesisFitter(Place&Route)-Assembler(.GeneratEprogrammingfiles.).TimtQuestTimingAnalysisEDAlletlistWriterProgramDevice(OpenProgr：wimer)ToLo匚ationEnabled1hou00PIN127Yes6Ehou0lPIN128Yes7hou02PIN13

12、1YesBhouOFIN132Yes9houl0PIN133Yes10houllPIN134Yes11houl2PIN135YesV12houl3PIN137Yes13MmFIN38Yes14M*mclkPIN21Yes15min00PIN78Yes16Emin0lPIN80Yes17min02PIN112Yes18Hmin03FIN113Yes19PIN114Yesa.r.-v.-v.-v-.-v*ForHelp”pressFlIdlemmTjpeIMessageEnaedPrograniijieEopera匸ionatMonJuiiU617:zu:2U16StartedProgrammer

13、operationatMonJtui0617:20:532016Configuringdeviceindex1Device1containsJTAGIDcode0 x020F40DDConfigurationsucceeded-1device(s)configuredSuccessfullyperformedoperationfs)EndedPrograiaiaeroperationatHonJim0617:20:582016uSystem156QProcessing(130)ExtraInfoInfo99)Warning(19)CriticalWarning(12ErrorSuppresse

14、d6入Flag/11Message:143of158血屯|QuartusIIC:/DocuentsandSettings/Ad*instratr/Q/clock/clock-clock-AssigimentEditor3XFileEditViewProjactAssignmenFrocessingToolsWindowHelp潑clock.x|clockProjectNavigator:FFiles|AssignmentEditor辱CompilationReport-FlowSummaryAllIftTimingILogicOptionsIclock.vx|AssignmentEditor|

15、CompilationReport-FlowSummary血Hierarchy罔Files.|胡DesignUnits|Tasks*xFlow:jCompilation工Task區(qū)、/FCompileDezigr.7卜-AnalysisftSynthesis.Fitter(Place&Route)-Assembler(.GeneratEprogrammingfiles.).TimtQuestTimingAnalysisEDAlletlistWriterProgramDevice(OpenProgr：wimer)ToLocationEnabled16Emin0lPIN80Yes17min02PI

16、N112Yes18Hmin03FIN113Yes19minl0PIN114Yes20PIN117Yes21mini2PIN118Yes22mini3PIN126Yes23聆rdkFIN150Yes24taringPIN164Yes25sec00PIN56Yes26isecOlPIN57Yes27sec02PIN63Yes28sec03FIN68Yes29secl0PIN69Yes30Edit:其|/|esQuartusIIC:/DocuentsandSettings/Ad*instratr/Q/clock/clock-clock-AssigimentEditorFileEditViewProj

17、actAssignmenFrocessingToolsWindowHelp三|魔少瞬轡釦揶|轎臨|尅町|艷|越|威|ProjectNavigator=自Files1”輙|clock.vjJ-TypeIMessage_iInfo:ErniedPragrmmmEt:upetatiunatMoiiJim0617:20:342016QInfo:StartedPrugr：aiiiiLieruperatioiiatMoilJiuiUb17:20:532016QInfo:ConfiijuEingdeviceindex1QInfo:Device1containsJTAijIDcodeLixu2uF4uIjD_

18、iInfo:Confiijfurat.iuiisucceeded-1device(s)cuiiEiijureii_iInfo:Succpgsfi.illypetforiiLeiiuperationfs)引腳鎖定圖如上，采用模式5,按鍵1、2、3分別是秒、分、時(shí)的按鍵控制，每當(dāng)按下一次數(shù)碼管上數(shù)字就加一。鍵5、4分別是正常運(yùn)行狀態(tài)設(shè)定時(shí)間模式和鬧鈴模式設(shè)定的按鍵，按下時(shí)可以切換模式。硬件實(shí)驗(yàn)圖如上。三三三?:T3HT數(shù)甜話銀噲二孫X丄八個(gè)可重配置控鬧鍵指導(dǎo)教師對學(xué)生情況記錄:注：此表格必須附在實(shí)驗(yàn)報(bào)告內(nèi)一并交給任課老師。實(shí)驗(yàn)名稱綜合設(shè)計(jì)性實(shí)驗(yàn)實(shí)驗(yàn)報(bào)告EDA數(shù)字時(shí)鐘摘要：利用Quartusll9.

19、0軟件采用模塊化設(shè)計(jì)方法設(shè)計(jì)一個(gè)數(shù)字鐘。采用原理圖和VHDL語言相結(jié)合的設(shè)計(jì)。軟件仿真調(diào)試成功后編譯下載至可編程實(shí)驗(yàn)箱中進(jìn)行硬件測試，實(shí)現(xiàn)并充分領(lǐng)略硬件設(shè)計(jì)軟件化的精髄。引言：數(shù)字時(shí)鐘是一種用數(shù)字電路技術(shù)實(shí)現(xiàn)時(shí)、分、秒計(jì)時(shí)的裝置，與機(jī)械式時(shí)鐘相比具有更高的準(zhǔn)確性和直觀性，且無機(jī)械裝置，具有更長的使用壽命，數(shù)字時(shí)鐘可植入自動(dòng)控制、測試等系統(tǒng)內(nèi)部，作為系統(tǒng)的時(shí)鐘源，可為系統(tǒng)提供定時(shí)信號或中斷控制的時(shí)間基準(zhǔn)，具有廣泛的用途。由于數(shù)字集成電路的發(fā)展使得數(shù)字時(shí)鐘的精度遠(yuǎn)遠(yuǎn)超過老式鐘表，鐘表的數(shù)字化給人們生產(chǎn)生活帶來了極大的方便，而且大大地?cái)U(kuò)展了鐘表原先的單一報(bào)時(shí)功能。加入了一些諸如自動(dòng)報(bào)時(shí)、定時(shí)鬧鐘等功

20、能。這些都是以鐘表數(shù)字化為基礎(chǔ)的。因此，研究數(shù)字時(shí)鐘及擴(kuò)大其應(yīng)用，有著非常現(xiàn)實(shí)的意義。實(shí)驗(yàn)要求：利用前面實(shí)驗(yàn)所學(xué)知識，設(shè)一數(shù)字鐘并在GW48實(shí)驗(yàn)箱上實(shí)現(xiàn)。具體要求如下：計(jì)時(shí)可選十二進(jìn)制計(jì)時(shí)和二十四進(jìn)制計(jì)時(shí)；可手動(dòng)校時(shí)，能分別進(jìn)行時(shí)、分的校正；帶鬧鐘功能，當(dāng)計(jì)時(shí)計(jì)到鬧鈴時(shí)間時(shí)，發(fā)光二極管點(diǎn)亮，鬧鈴時(shí)間為1分，可用按鍵提前終止鬧鈴；帶秒表功能；（選做）帶日歷顯示，可顯示月、日等。（選做）實(shí)驗(yàn)儀器：裝有Quartusll9.0軟件的電腦、GW48實(shí)驗(yàn)箱。實(shí)驗(yàn)步驟：1、根據(jù)題目要求，參考GW48使用說明書，選取適當(dāng)?shù)哪Ｊ絹韺?shí)現(xiàn)。2、依據(jù)題目要求功能，設(shè)計(jì)頂層總體結(jié)構(gòu)圖。3、使用VerilogHDL語言

21、來實(shí)現(xiàn)頂層結(jié)構(gòu)中各個(gè)模塊的功能，并創(chuàng)建頂層文件可調(diào)用的圖形元件，如：24、60進(jìn)制計(jì)數(shù)器，數(shù)據(jù)選擇器等模塊。4、創(chuàng)建頂層GDF文檔，并將各模塊連接。5、根據(jù)題目要求，以及第一步所選模式，并查表，定義引腳。6、編譯并下載到目標(biāo)芯片中。7、利用實(shí)驗(yàn)箱驗(yàn)證所設(shè)計(jì)的數(shù)字鐘功能。五數(shù)據(jù)處理及實(shí)驗(yàn)結(jié)果表示：實(shí)驗(yàn)HDL描述：Moduleclock（m,c,clk,secl,secO,minl,minO,houl,houO,mclk,hclk,alarmled,ring,rclk,sclk）;inputclk,mclk,hclk,rclk,sclk,m,c;outputalarmled,ring;output

22、3:0secl,minl,houl,secO,minO,houO;reg5:0sec,min,hou,cmin,chou,amin,ahou,alcount;regcs,cm;regtmode,alarm,alarmled;wire5:0osec,omin,ohou;initialbeginmin=0;hou=0;sec=0;cs=0;cm=0;cmin=0;chou=0;amin=0;ahou=0;tmode=0;alarm=0;alarmled=0;endalways(posedgeclk)begin/60salarmif(alarmled&alcount!=60)alcount二alco

23、unt+1;elsealcount=0;if(tmode)begin/checksetmin=cmin;hou=chou;endif(sec!=59)begin/seccountsec=sec+1;endelsebeginsec=0;cs=1;endif(cs)begin/mincountcs=0;min=min+1;if(min=60)begincm=1;min=0;endendif(cm)begin/hourcountcm=0;hou二hou+1;if(hou=23)hou=0;endif(min二二amin&hou=ahou)alarmled=1;if(alcount二=59)alarm

24、led=0;endassignring=(alarmled&alcount!=60)?rclk:0;always(posedgemclk)/minsetif(tmode)/checkif(cmin=59)cmin=0;elsecmin二cmin+1;always(posedgemclk)/alarmif(alarm)if(amin=59)amin=0;elseamin二amin+1;always(posedgehclk)/hoursetif(tmode)/checkif(chou=23)chou=0;elsechou二chou+1;always(posedgehclk)/houralarmif

25、(alarm)/alarmif(ahou=23)ahou=0;elseahou二ahou+1;always(posedgeclk)case(m,c)2b00:begintmode=0;alarm=0;end/count2bl0:tmode=1;/check2b01:alarm=l;/alarmendcaseassignomin=(tmode)?cmin:(alarm)?amin:min;assignohou=(tmode)?chou:(alarm)?ahou:hou;assignseel二sec/10;assignsec0=sec%10;assignmin1=omin/10;assignmin

26、0=omin%10;assignhou1=ohou/10;assignhou0=ohou%10;endmodule引腳鎖定圖:Lumicninants:rrocAssincXoosWiridowPrejeetNavlaatorclock.RsvionmerittdKurCompletionReportFlowSummwp護(hù)dIclock-v|IAllITimingIFilesD&gionUnitsFlow:jcompilationl-l-nformation3huijtj2hou03houlLrnlnlOPIN_113PIN114*00YesyQuartusIIC:/DocuentsandSe

27、ttings/Ad*inistrator/桌面/clock/clock-clock-AssigimentEditorFileEditViewFrojectAssignmentsProcessingToolsWindowHelp1倉Hierarchy固Files.ij?DesignUnibTasks*xFlow:|Compilation|SXclock範(fàn)clock,v*CompilationReport-FlowSummary8FilesElCateaorv-ocations刁All|&Timing|#LogicOptionsProjectNavigator:luartusIIC:/Docuen

28、tandSettings/AdMinistrator/桌面/clock/clock-clock-AssigimentEditorFileEditViewFrojectAssignmentsProcessingToolsWindowHelpProjectNavigator=FilesL律|c“ck.v|毬clock,vgThiscellspecifieswhetherornottheassignmentisprocessedbytheCompiler.ElCategory:Locations3All|TimingILogicOptionsTpeMemmagE閒蚩蘭寺區(qū)InformmcromAss

29、ignmentEditorCiQSS山普IQe|師3滋PgegF-&妙&TaskE，YElCompileDesigjiAnalymis&SwithesizV-Fi+ter(FlaceftRouteJ.AssemblerGenerateprogrammingfiles.7-TimeQuestTimingAn：alysis)!EDAWetlistWriterFrograiriDevice(OpenFrogiairimer)CompilationReport-FlowSummary爭HI函ToLocationEnabled16PIN80Yes17min02PIN112Yes18Cmin03PIN113Yes19minl2PIN118Yes22minl3PIN126Yes23畛rdkPIN150Yes24CoringPIN164Y