2021知到答案【 計算機組成原理1 】智慧樹網(wǎng)課章節(jié)測試答案

1、第 頁2021知到答案【 計算機組成原理1 】智慧樹網(wǎng)課章節(jié)測試答案 第一章 章節(jié)測試 1、選擇題:十進制數(shù)(119)10轉換為八進制數(shù)是選項：A:165B:166C:167D:168答案: 【167】2、選擇題:十六進制數(shù)（1C4）16轉換成十進制數(shù)是選項：A:450B:452C:454D:456答案: 【452】3、選擇題:負二進制數(shù)的補碼等于選項：A:原碼B:反碼C:原碼加1D:反碼加1答案: 【反碼加1】4、選擇題:已知輸入A、B和輸出Y的波形如圖所示，能實現(xiàn)此波形的門電路是（ ）選項：A:與非門B:或非門C:異或門D:同或門答案: 【同或門】5、選擇題:補碼由原碼按位取反加1選項：A

2、:對B:錯答案: 【錯】6、選擇題:增加位寬的方法有零擴展和符號擴展兩種選項：A:對B:錯答案: 【對】7、選擇題:相同功能的邏輯門中扇入數(shù)越多，邏輯門越簡單選項：A:對B:錯答案: 【對】8、選擇題:兩輸入的邏輯門包括選項：A:與門B:或門C:非門D:異或門答案: 【與門;或門;異或門】9、選擇題:關于二進制的相關說法正確的是選項：A:用補碼實現(xiàn)原碼的減法B:原碼不能計算負數(shù)加法C:補碼是原碼按位取反加一得到的D:零擴展的負數(shù)會變化答案: 【用補碼實現(xiàn)原碼的減法;原碼不能計算負數(shù)加法;零擴展的負數(shù)會變化】第二章 章節(jié)測試 1、選擇題:下列邏輯等式中不成立的是選項：A:B:C:D:答案: 【】

3、$2、選擇題:布爾代數(shù)的與或非，運算優(yōu)先級是 ( )選項：A:與或非B:或與非C:非或與D:非與或答案: 【非與或】3、選擇題:關于無關項X，說法錯誤的是（ ）選項：A:無關項X在化簡時，既可以當0用，也可當1用B:全部無關項X肯定消失在最簡表達式的圈中C:最簡解中，每個包含X的圈中至少包含一個1D:不必全部無關項X肯定消失在最簡表達式的圈中答案: 【全部無關項X肯定消失在最簡表達式的圈中】4、選擇題:布爾代數(shù)就是二值數(shù)學運算（ ）選項：A:對B:錯答案: 【錯】5、選擇題: 組合邏輯電路是無記憶的 ( )選項：A:對B:錯答案: 【對】 6、選擇題:卡諾圖的編碼采用格雷碼 ( )選項：A:對

4、B:錯答案: 【對】7、選擇題:譯碼器具有N個輸入和2N個輸出，且輸出具有獨熱性( )選項：A:對B:錯答案: 【對】8、選擇題:關于組合邏輯電路說法正確的是（ ）選項：A:組合邏輯電路的輸出僅僅取決于當前輸入B:組合邏輯電路是無記憶的C:大的組合邏輯電路可以由小的組合邏輯電路構成D:組合邏輯電路不包含回路答案: 【組合邏輯電路的輸出僅僅取決于當前輸入;組合邏輯電路是無記憶的;大的組合邏輯電路可以由小的組合邏輯電路構成;組合邏輯電路不包含回路】9、選擇題:下列表達式成立的是（ ）選項：A:A+B=B+AB:AB = BAC:B(B+C) = BD:答案: 【A+B=B+A;AB = BA;B(

5、B+C) = B】10、選擇題:卡諾圖的畫圈原則中，說法正確的是( )選項：A:質主蘊含項肯定消失在最簡解中B:最簡表達式中有時都是非質主蘊含項C:質主蘊含項肯定是能圈的最大圈D:最簡表達式肯定含有最少的圓圈數(shù)目答案: 【質主蘊含項肯定消失在最簡解中;最簡表達式中有時都是非質主蘊含項;質主蘊含項肯定是能圈的最大圈;最簡表達式肯定含有最少的圓圈數(shù)目】第三章 章節(jié)測試 1、選擇題:假設a=3b001，則表達式2a的值是（）。選項：A:3b001B:2b01C:6b001001D:6b000001答案: 【6b001001】2、選擇題:假設m = 4b0101，下列運算結果正確的是（）。選項：A:m

6、=1B:|m=0C:=1D:=1答案: 【=1】3、選擇題:如下程序中第三條阻塞賦值語句完成賦值的時刻是（）。 always_comb begin#5 a = 16b0;#10 b = x, y, z;#5 c = 1b1;end選項：A:5B:20C:10D:15答案: 【20】4、選擇題:64位行波進位加法器的延遲為（）。假設全加器的延遲是450ps。選項：A:18nsB:28.8nsC:38.8nsD:28ns答案: 【28.8ns】5、選擇題:在SystemVerilog模塊中定義一個端口必需指明哪些要素（）。選項：A:方向B:類型C:位寬D:名字答案: 【方向;名字】6、選擇題:lo

7、gic類型的變量會被綜合為（）電路。選項：A:三態(tài)門B:連線C:寄存器傳輸級D:復用器答案: 【連線;寄存器傳輸級】7、選擇題:一個SystemVerilog測試程序需要包含幾個要素（）。選項：A:待測模塊B:時鐘信號C:激勵信號D:輸出響應答案: 【待測模塊;激勵信號;輸出響應】8、選擇題:阻塞賦值主要用于實現(xiàn)組合邏輯電路，非阻塞賦值主要用于實現(xiàn)時序邏輯電路。選項：A:對B:錯答案: 【對】9、選擇題:在SystemVerilog過程塊中可以對模塊進行實例化聲明。選項：A:對B:錯答案: 【錯】10、選擇題:系統(tǒng)任務$monitor在每次執(zhí)行的時刻打印相應信息。選項：A:對B:錯答案: 【錯

8、】第四章 章節(jié)測試 1、選擇題:時序邏輯電路在結構上（ ）。選項：A:必需包含組合邏輯電路B:必需有存儲電路C:必有存儲電路和組合邏輯電路D:以上均正確答案: 【必需有存儲電路】2、選擇題:一個 4 位寄存器可以構成最長計數(shù)器的長度是（ ）。選項：A:8B:12C:15D:16答案: 【16】3、選擇題:內存若為16MB，則表示其容量為（）KB。選項：A:16B:16384C:1024D:16000答案: 【16384】4、選擇題:下列哪種器件中存儲的信息在掉電以后即丟失？選項：A:SRANB:EPROMC:E2PROMD:Flash答案: 【SRAN】5、選擇題:在時序邏輯電路中，建立時間約

9、束不可違反；一旦違反電路將無法使用，只能重新設計。選項：A:對B:錯答案: 【錯】6、選擇題:Moore型狀態(tài)機在繪制狀態(tài)轉換圖時，輸出信息標在狀態(tài)結點（圓圈）中。選項：A:對B:錯答案: 【對】7、選擇題:在SystemVerilog中，可以使用always_latch過程塊對鎖存器進行建模 。選項：A:對B:錯答案: 【對】8、選擇題:在SystemVerilog中，=是阻塞賦值符號，賦值需要根據(jù)語句在代碼中的挨次依次執(zhí)行。選項：A:對B:錯答案: 【錯】9、選擇題:有限狀態(tài)機中包含了有限個離散狀態(tài)。選項：A:對B:錯答案: 【對】10、選擇題:在時序邏輯電路中，保持時間約束不可違反；一旦

10、違反，可以通過降頻的方式來修正，但是這樣會降低電路的性能。選項：A:對B:錯答案: 【錯】第五章 章節(jié)測試 1、選擇題:對于按字節(jié)尋址的存儲器，一個32位字存儲在該存儲器的第42個字的位置，則該字的字節(jié)地址是（ ）。選項：A:0 xB8B:0 xCCC:0 xA8D:0 xAC答案: 【0 xA8】2、選擇題:R型MIPS指令由（ ）個字段組成。選項：A:6B:5C:4D:2答案: 【6】3、選擇題:MIPS指令集支持以下哪些尋址方式（）？選項：A:變址尋址B:基地址尋址C:PC相對尋址D:寄存器尋址答案: 【基地址尋址;PC相對尋址;寄存器尋址】4、選擇題:MIPS體系結構的特點包括（ ）。選項：A:簡潔設計有助于規(guī)整化B:加快常見功能C:越小的設計越快D:好的設計需要好的折中方法答案: 【簡潔設計有助于規(guī)整化;加快常見功能;越小的設計越快;好的設計需要好的折中方法】5、選擇題:MIPS指令集包括哪幾種類型（ ）。選項：A:R型指令B:B型指令C:I型指令D:J型指令答案: 【R型指令;I型指令;J型指令】6、選擇題:R型指令需要由op字段和func字段共同決定指令的功能。選項：A:對B:錯答案: 【對】7、選擇題:R型MIPS