ic半導(dǎo)體測(cè)試基礎(chǔ)

1、本章節(jié)我們來(lái)說(shuō)說(shuō)最基本的測(cè)試一一開(kāi)短路測(cè)試（Open-Short Test ）,說(shuō)說(shuō)測(cè)試的目的和方法。一.測(cè)試目的Open-Short Test 也稱為 ContinuityTest 或 Contact Test ,用以確認(rèn)在器件測(cè)試時(shí)所有的信號(hào)引腳都與測(cè)試系統(tǒng)相應(yīng)的通道在電性能上完成了連接，并且沒(méi)有信號(hào)引腳與其他信號(hào)引腳、電源或地發(fā)生短路。測(cè)試時(shí)間的長(zhǎng)短直接影響測(cè)試成本的高低，而減少平均測(cè)試時(shí)間的一個(gè)最好方法就是盡可能早地發(fā)現(xiàn)并剔除壞的芯片。Open-Short測(cè)試能快速檢測(cè)出 DUT是否存在電性物理缺陷，如引腳短路、bond wire缺失、引腳的靜電損壞、以及制造缺陷等。另外，在測(cè)試開(kāi)始階

2、段，Open-Short測(cè)試能及時(shí)告知測(cè)試機(jī)一些與測(cè)試配件有關(guān)的問(wèn)題，如ProbeCard或器件的Socket沒(méi)有正確的連接。二.測(cè)試方法Open-Short測(cè)試的條件在器件的規(guī)格數(shù)或測(cè)試計(jì)劃書(shū)里通常不會(huì)提及，但是對(duì)大多數(shù)器件而言，它的測(cè)試方法及參數(shù)都是標(biāo)準(zhǔn)的，這些標(biāo)準(zhǔn)值會(huì)在稍后給出?；赑MU的Open-Short測(cè)試是一種串行（Serial ）靜態(tài)的DC測(cè)試。首先將器件包括電源和地的所有管腳拉低至“地”（即我們常說(shuō)的清0）,接著連接PMUBiJ單個(gè)的DUT管腳，并驅(qū)動(dòng)電流順著偏置方向經(jīng)過(guò)管腳的保護(hù)二極管一一一個(gè)負(fù)向的電流會(huì)流經(jīng)連接到地的二極管（圖3-1 ）, 一個(gè)正向的電流會(huì)流經(jīng)連接到電源

3、的二極管（圖 3-2）,電流的大小 在100uA到500uA之間就足夠了。大家知道，當(dāng)電流流經(jīng)二極管時(shí)，會(huì)在其P-N結(jié)上引起大約的壓降，我們接下來(lái)去檢測(cè)連接點(diǎn)的電壓就可以知道結(jié)果了。既然程序控制PMlfe驅(qū)動(dòng)電流，那么我們必須設(shè)置電壓鉗制，去限制 Open管腳引 起的電壓。Open-Short測(cè)試的鉗制電壓一般設(shè)置為 3V本一當(dāng)一個(gè) Open的管腳被測(cè)試到，它 的測(cè)試結(jié)果將會(huì)是 3V。串行靜態(tài)Open-Short測(cè)試的優(yōu)點(diǎn)在于它使用的是DC測(cè)試，當(dāng)一個(gè)失效（failure ）發(fā)生時(shí)，其準(zhǔn)確的電壓測(cè)量值會(huì)被數(shù)據(jù)記錄（ datalog ）真實(shí)地檢測(cè)并顯示出來(lái)，不管它是DUT的每個(gè)Open引起還是S

4、hort導(dǎo)致。缺點(diǎn)在于，從測(cè)試時(shí)間上考慮，會(huì)要求測(cè)試系統(tǒng)對(duì)管腳都有相應(yīng)的獨(dú)立的 DC測(cè)試單元。對(duì)于擁有 PPPMU吉構(gòu)的測(cè)試系統(tǒng)來(lái)說(shuō)，這個(gè)缺點(diǎn)就不當(dāng)然，Open-Short也可以使用功能測(cè)試（Functional Test）來(lái)進(jìn)行，我會(huì)在后面相應(yīng)的章節(jié)提及。Opens/Shorts TestSerial/Sttic Methodp VSS DiodeOUTmsy三avPMU TestLimitsGround all pins (including VDD).Set Voltage Clamp 3.0 voltsUsing Force -10DuA, one pin ata tinne.Meas

5、ure resultart voltageFalls test (shorted) If voltage measjr&d is greater than -0.2VFailstest (open) if voltage measured is le9s than -1,5V圖3-1.對(duì)地二極管的測(cè)試測(cè)試下方連接到地的二極管，用PMU由取大約-100uA的反向電流；設(shè)置電壓下限為，低于（如-3V）為開(kāi)路；設(shè)置電壓上限為，高于（如）為短路。此方法僅限于測(cè) 試信號(hào)管腳（輸入、輸出及 IO 口），不能應(yīng)用于電源管腳如VD/口 VSS.Opens/Shorts TestSeriad/Static Me

6、thod, VQD Diode+ 1 口PMUM Dim EEMg CURRENT100 pAMeasureQ.650VVOtTAGF屋DUTSignalPfliiDUTvdd = everr +1.5VPMU TestLimitsLT*0$VGround ah pins (includira VDD)Set VioHageClamp 3.0 voltsUsing PMU.force 壬 10QpA, one pin at a time.Meas ure res ult ant voltag e.Fans rest (open) it voltage measure a is greater

7、wan +iFails test (shorted) if voltage measured 底卜已與3 than + ,2V.圖3-2.對(duì)電源二極管的測(cè)試測(cè)試上方連接到電源的二極管，用PM區(qū)動(dòng)大約100uA的正向電流；設(shè)置電壓上限為，高于（如 3V）為開(kāi)路；設(shè)置電壓下限為，低于（如）為短路。此方法僅限于測(cè)試信號(hào)管腳（輸入、輸出及 IO 口），不能應(yīng)用于電源管腳如VD/口 VSS.電源類管腳結(jié)構(gòu)和信號(hào)類管腳不一樣，無(wú)法照搬上述測(cè)試方法。不過(guò)也可以測(cè)試其開(kāi)路情形，如遵循已知的良品的測(cè)量值，直接去設(shè)置上下限。Datalog of: Opens & ShortsSerial/Static test

8、using the PMUPin Force/rng MQAs/mg Mln1.500V -200mV 占-1,500V 200mV FAIL-1.500V -200mV PASS-1.500V -200mV FAILPinl 100mA/2mA -641mV/8VPin2 - 0 . lOOuiA/2mA -3.0V/8VPin3 -0.100mA/2mA -633mV/8VPin4 -0*100mA/2mA 004jnV/8V第四章.DC參數(shù)測(cè)試（1）摘要本章節(jié)我們來(lái)說(shuō)說(shuō) DC參數(shù)測(cè)試，大致有以下內(nèi)容，歐姆定律等基礎(chǔ)知識(shí)DC測(cè)試的各種方法各種DCS式的實(shí)現(xiàn)各類測(cè)試方法的優(yōu)缺點(diǎn)基本術(shù)語(yǔ)在大家

9、看DC測(cè)試部分之前，有幾個(gè)術(shù)語(yǔ)大家還是應(yīng)該知道的，如下：HotSwitching熱切換，即我們常說(shuō)的帶電操作，在這里和relay （繼電器）有關(guān)，指在有電流的情況下斷開(kāi)relay或閉合relay的瞬間就有電流流過(guò)（如：閉合前relay兩端的電位不等）。熱切換會(huì)減少relay的使用壽命，甚至直接損壞 relay ,好的程序應(yīng)避免使用熱切換。Latch-up 閂鎖效應(yīng)，由于在信號(hào)、電源或地等管腳上施加了錯(cuò)誤的電壓，在CMO器件內(nèi)部引起了大電流，造成局部電路受損甚至燒毀，導(dǎo)致器件壽命縮短或潛在失效等災(zāi)難性的后果。BinningBinning （我很苦惱這玩意漢語(yǔ)怎么說(shuō)一一譯者）是一個(gè)按照芯片測(cè)試結(jié)果

10、進(jìn)行自動(dòng)分類的過(guò)程。在測(cè)試程序中，通常有兩種 Binning的方式hard binning和soft binning. Hard binning 控制物理硬件實(shí)體（如機(jī)械手）將測(cè)試后的芯片放到實(shí) 際的位置中去，這些位置通常放著包裝管或者托盤(pán)。Soft binning控制軟件計(jì)數(shù)器記錄良品的種類和不良品的類型，便于測(cè)試中確定芯片的失效類別。Hard binning的數(shù)目受到外部自動(dòng)設(shè)備的制約，而 Soft binning 的數(shù)目原則上沒(méi)有限制。下面是一個(gè) Binning的例 子：Bin#類別 01100MHz下良品 0275MHz下良品 10Open-Short測(cè)試不良品11整體IDD測(cè)試不良品

11、12整體功能測(cè)試不良品1375MHz功能測(cè)試不良品14功能測(cè)試VIL/VIH不良品15DC測(cè)試VOL/VOH良品16動(dòng)態(tài)/靜態(tài)IDD測(cè)試不良品17IIL/IIH漏電流測(cè)試不良品從上面簡(jiǎn)單的例子中我們可以看到，Hard bin 0, Soft bin 01-02是良品，是我們常說(shuō)白G GoodBin;而Hard bin 1,Soft bin 10-17 是不良品，也就是我們常說(shuō)的FailedBin 。測(cè)試程序必須通過(guò)硬件接口提供必要的Binning信息J合handler ,當(dāng)handler接收到一個(gè)器件的測(cè)試結(jié)果，它會(huì)去判讀其Binning的信息，根據(jù)信息將器件放置到相應(yīng)位置的 托盤(pán)或管帶中。第

12、四章.DC參數(shù)測(cè)試（2）Program Flow測(cè)試程序流程中的各個(gè)測(cè)試項(xiàng)之間的關(guān)系對(duì)DC測(cè)試來(lái)說(shuō)是重要的，很多DC測(cè)試要求前提條件，如器件的邏輯必須達(dá)到規(guī)定的邏輯狀態(tài)要求，因此，在DC測(cè)試實(shí)施之前，通常功能測(cè)試需要被驗(yàn)證無(wú)誤。如果器件的功能不正確，則后面的DC測(cè)試結(jié)果是沒(méi)有意義的。圖4-1的測(cè)試流程圖圖解了一個(gè)典型的測(cè)試流程，我們可以看到 Gross FunctionalTest在DCTest之前實(shí)施了，這將保證所有的器件功能都已經(jīng)完全實(shí)現(xiàn)，并且DC測(cè)試所有的前提條件都是滿足要求的。我們?cè)谥贫y(cè)試程序中的測(cè)試流程時(shí)要考慮的因素不少，最重要的是測(cè)試流程對(duì)生產(chǎn)測(cè)試效率的影響。 一個(gè)好的流程會(huì)將基

13、本的測(cè)試放在前面，盡可能早的發(fā)現(xiàn)可能出現(xiàn)的失效，以提升測(cè)試效率，縮短測(cè)試時(shí)間。 其它需要考慮的因素可能有： 測(cè)試中的信息收 集、良品等級(jí)區(qū)分等，確保你的測(cè)試流程滿足所有的要求。Test Flow Diagramstarti口Gitg容心 ID Dv D DmaM,Grets/ FuncTI oaial/DDmlnA 口itig irFHHHlOCVMHz Fmctia-iVDDimln.fD cirnanFull 日75 MICVD Emi n iVD r ma I f I丁叮 FLndT-iwl UIL，WH-二口口m 12 w 口 c m; vfein 1國(guó) IFI6CTDC FM U 口

14、工 LF H VD CfTil npjnamlv IPD vDCmax圖4-1.測(cè)試流程生產(chǎn)測(cè)試進(jìn)行一段時(shí)間后，測(cè)試工程師應(yīng)該去看看測(cè)試記錄，決定是否需要對(duì)測(cè)試流程進(jìn)行優(yōu)化一一出現(xiàn)不良品頻率較高的測(cè)試項(xiàng)應(yīng)該放到流程的前面去。Test Summary測(cè)試概要提供了表明測(cè)試結(jié)果的統(tǒng)計(jì)信息,它是為良率分析提供依據(jù)的，因此需要盡可能多地包含相關(guān)的信息,最少應(yīng)該包含總測(cè)試量、總的良品數(shù)、總的不良品數(shù)以及相應(yīng)的每個(gè)子分類的不良品數(shù)等。在生產(chǎn)測(cè)試進(jìn)行的時(shí)候,經(jīng)常地去看一下 Test Summary可以實(shí)時(shí)地去監(jiān)控測(cè)試狀態(tài)。圖4-2顯示的是一個(gè)Summary的實(shí)例。TEST SUMMARYs OF TOTAL

15、305020TOTAL UNITS TOC o 1-5 h z TOTAL TESTED100TOTAL PASSEDBIN 130TOTAL PASSED BtN 2*5。TOTAL FAIL RD20COHTINUITY ： SHORTS) FATLURE511CONTINUITY 【QFENS f A； LURES22GROSS 二口口 AT VDDblAX00GROSS FUNCTIONAL AT VDDHIN77GROSS EUT-JUT二OXAL AT VUDMAX . . . 001DQ MHS FUNCT1QSJAL AT 引必工N ,，國(guó)口100 MHZ FUNCTIONAL

16、 AT VDDMAK075 MH2 FiJNCTIONAL AT VDDMLN0075 MHZ FUNCTIONAL AT YDDKAX10VIL/VIH FUNCTIONAL AT VDDMIN11VIL/VIH FUNCTIONAL AT TODMAZ00VOL/VCH DC STATIC AT VUDMEN3.IDD DMNA10匚 AT VD匚KJU：44IDD STATIC AT VDDMAX22IIL/ITH AT VTD1IAX 。0TCSL/TOSH AT VDEiHAX 00Pow&j? Supp ly AlanrinS 口Average Static 工DEL*2BiiA第

17、四章.DC參數(shù)測(cè)試（3）DC測(cè)試與隱藏電阻許多DC測(cè)試或驗(yàn)證都是通過(guò)驅(qū)動(dòng)電流測(cè)量電壓或者驅(qū)動(dòng)電壓測(cè)量電流實(shí)現(xiàn)的，其實(shí)質(zhì)是測(cè)量電路中硅介質(zhì)產(chǎn)生的電阻值。當(dāng)測(cè)試模式為驅(qū)動(dòng)電流時(shí)，測(cè)量到的電 壓為這部分電阻上產(chǎn)生的電壓；與之相似，驅(qū)動(dòng)電壓時(shí)，測(cè)量到的電流為這部分電阻消耗 的電流。我們按照器件規(guī)格書(shū)來(lái)設(shè)計(jì)半導(dǎo)體電路，基本上每條半導(dǎo)體通路的導(dǎo)通電壓、電路電阻等詳細(xì)的參數(shù)都已規(guī)定；整體傳導(dǎo)率也可能隨著器件不同的功能狀態(tài)而改變，而處于全導(dǎo)通、半導(dǎo)通和不導(dǎo)通的狀態(tài)。在DC參數(shù)測(cè)試中歐姆定律用于計(jì)算所測(cè)試的電阻值，驗(yàn)證或調(diào)試DC測(cè)試時(shí)，我們可以將待測(cè)的電路看作電阻來(lái)排除可能存在的缺陷，通過(guò)驅(qū)動(dòng)和測(cè)量得到的電壓和

18、電流值可以計(jì)算出這個(gè)假設(shè)電阻的阻抗。ParameterDescriptionTest ConditionsMinMaxUnitVOLOutput LowVoltageVDD=Min, IOL=V我們可以用VO噌個(gè)參數(shù)來(lái)舉例說(shuō)明：VOL= IOL=,這個(gè)參數(shù)陳述了輸出門(mén)電路驅(qū)動(dòng)邏輯0時(shí)在輸出8mA電流情況下其上的電壓不能高于這樣一個(gè)規(guī)則。了解了這個(gè)信息，我們可以通過(guò)歐姆定律去計(jì)算器件管腳上擁有的輸出電阻，看它是否滿足設(shè)計(jì)要求。通過(guò)定律公式 R=V/I我們可以知道，器件設(shè)計(jì)時(shí)，其輸出電阻不能高于50ohm,但是我們?cè)谝?guī)格書(shū)上看不到“輸出電阻”字樣，取而代之的是VOL和IOL這些信息。注：很多情況下

19、我們可以用電阻代替待測(cè)器件去驗(yàn)證整個(gè)測(cè)試相關(guān)環(huán)節(jié)的正確性，它能排除DUT以外的錯(cuò)誤，如程序的錯(cuò)誤或負(fù)載板的問(wèn)題，是非常有效的調(diào)試手段。第四章.DC參數(shù)測(cè)試（4） -VOH/IOHVOH/IOHVOH旨器件輸出邏輯1時(shí)輸出管腳上需要保證的最低電壓（輸出電平的最小值）；IOH指器件輸出邏輯1時(shí)輸出管腳上的負(fù)載電流（為拉電流）。下表是 256 x 4靜態(tài)RAM勺VOH/IOH參數(shù)說(shuō)明：Parameter DescriptionTest ConditionsMin Max UnitVOHOutput HighVoltageVDD=, IOH=V測(cè)試目的VOH/IOH測(cè)試實(shí)際上測(cè)量的是輸出管腳在輸出邏輯

20、1時(shí)的電阻，此測(cè)試確保輸出阻抗?jié)M足設(shè)計(jì)要求，并 保證在嚴(yán)格的VOH件下提供所定義的IOH電流。測(cè)試方法VOH/IOH測(cè)試可以通過(guò)靜態(tài)或動(dòng)態(tài)方式實(shí)現(xiàn)，這里我們先說(shuō)說(shuō)靜態(tài)方法。如圖4-3,靜態(tài)測(cè)試時(shí)，器件的所有輸出管腳被預(yù)置到輸出邏輯1狀態(tài)，測(cè)試機(jī)的PMUm元通過(guò)內(nèi)部繼電器的切換連接到待測(cè)的輸出管腳，接著驅(qū)動(dòng)（拉出）IOH電流，測(cè)量此時(shí)管腳上的電壓值并與定義的 VOW目比較，如果測(cè)量值低于 VOH則判不合格。對(duì)于單個(gè) PMU勺測(cè)試 機(jī)來(lái)說(shuō)，這個(gè)過(guò)程不斷地被重復(fù)直到所有的輸出管腳都經(jīng)過(guò)測(cè)試，而PPPMU吉構(gòu)的測(cè)試機(jī)則可以一次完成。注：1）使用VDDmin作為此測(cè)試最差情形；2） IOH是拉出的電流，

21、對(duì)測(cè)試機(jī)來(lái)說(shuō)它是負(fù)電流； 3）測(cè)試時(shí)需要設(shè)置電壓鉗制。Output feltage TestVOH/IOHUQLTACECURRENTVOLTAGEPHUForc&CURRENTPMJ TestLimitsApply VDDmtn.Set VoEtage ClampPreQonditiQri QLitputtQ 10用匕 1 (QUtpwthisti).Using PM U . tones I OH current fer sp 號(hào)cifl cation.Wait 1 to 5 msec (Set PM U delay), tviessure resultant voltage. , F前但

22、X/CH if measured voltage is gem thn +2.4V.圖測(cè) 試阻抗計(jì)算VOHB式檢驗(yàn)了器件當(dāng)輸出邏輯1時(shí)輸出管腳輸送電流的能力，另一種檢驗(yàn)這種能力的途徑則是測(cè)量邏輯1狀態(tài)時(shí)輸出端口的阻抗。如圖 4-4,施加在等效電路中電阻上的壓降為E= I=,則R=E/I=452ohm,那么此輸出端口的阻抗低于452ohm時(shí)，器件合格。在調(diào)試、分析過(guò)程中將管腳電路合理替換為等效電路可以幫助我們簡(jiǎn)化思路，是個(gè)不錯(cuò)的方法。VOHflOH ResistanceCalculationWHDUTCiipul PmA dual 口。vi g 后 Output Circ ijit imofn-

23、inj = 4 7SVSpeGifiGStionIOH(min3 = -5.2rmAWH(min：) =2.4VERUJRR=VCD - VQM=E /I=4 75 - 2.4 -2 35=2.35 X O.Oa52=4W 2 a (rriAdmuin)Equhra.lent CircuitFor Rout CalculationVUDnin- 473V圖4-4.等效電路故障尋找開(kāi)始Trouble Shooting 前，打開(kāi)dataloger 紀(jì)錄測(cè)量結(jié)果，如果待測(cè)器件有自己的標(biāo)準(zhǔn)，測(cè)試并紀(jì)錄測(cè)量結(jié)果后，所得結(jié)果不外乎以下三種情況：VO他壓正常，測(cè)試通過(guò)；在正確輸出邏輯1條件下，VOHfe壓測(cè)

24、量值低于最小限定，測(cè)試不通過(guò)；在錯(cuò)誤的輸出條件下，如邏輯0,VOH電壓測(cè)量值遠(yuǎn)低于最小限定，測(cè)試不通過(guò)。這種情況下，測(cè)試機(jī)依然試圖驅(qū)動(dòng)反向電流到輸出管腳，而管腳因?yàn)闋顟B(tài)不對(duì)會(huì)表現(xiàn)出很高的阻抗，這樣會(huì)在PMUt引起一個(gè)負(fù)壓，這時(shí)保護(hù)二極管會(huì)起作用，將電壓限制在左右O當(dāng)故障（failure ）發(fā)生時(shí)，我們需要觀察 datalog中的電壓測(cè)量值以確定故障類型，是上述的第 2種情況還是第3種Datalog of:VOH/IOHSerial/Static test using the PMUPinForce/rngMeas/rngResultPIN110mA8VVPASSPIN210mA8VVFAILP

25、IN310mA8VVPASSPIN410mA8VVPASSPIN510mA8VVPASSPIN610mA8VVFAILMinx如果只是測(cè)量值低于最小限定，則很可能是器件自身的缺陷，如上面Ma的失效，從中我們可以看到測(cè)試發(fā)生時(shí)預(yù)處理成功實(shí)現(xiàn),端的阻抗很大。這有可能是測(cè)試硬件上的阻抗附加到了其中,驗(yàn)工作就顯得很重要了。datalog中 pin2器件處于正確的邏輯狀態(tài),而輸出因此對(duì)測(cè)試機(jī)及測(cè)試配件的校故障也可能是因?yàn)槠骷](méi)有正確地進(jìn)行預(yù)處理而導(dǎo)致邏輯狀態(tài)不對(duì)引起的，上面datalog中pin6的失效就是這種情況。在進(jìn)行DC測(cè)試之前，應(yīng)該保證進(jìn)行預(yù)處理的向量正確無(wú)誤，這就要將預(yù)處理工作當(dāng)作一項(xiàng)功能測(cè)試

26、來(lái)進(jìn)行。在測(cè)試流程中，代表預(yù)處理功能的測(cè)試項(xiàng)應(yīng)該放到相應(yīng)的DC測(cè)試項(xiàng)之前。只有它通過(guò)了保證了預(yù)處理已經(jīng)正確實(shí)施，我們才去做DC測(cè)量；否則我們就要花時(shí)間去解決預(yù)處理功能的測(cè)試問(wèn)題。只有輸出被設(shè)定為正確地狀態(tài),VOH/IOH測(cè)試才有意義。VOL/IOLVOL指器件輸出邏輯 0時(shí)輸出管腳上需要壓制的最高電壓（輸出電平的最大值）；IOL指器件輸出邏輯 0時(shí)輸出管腳上的負(fù)載電流（為灌電流）。下表是 256 x 4靜態(tài)RAM勺VOL/IOL參數(shù)說(shuō)明:ParameterDescriptionTest ConditionsMinMaxUnitVOLOutput Low VoltageVDD=, IOL=V測(cè)試

27、目的VOL/IOL測(cè)試實(shí)際上測(cè)量的是輸出管腳在輸出邏輯0時(shí)的電阻，此測(cè)試確保輸出阻抗?jié)M足設(shè)計(jì)要求，并保證在嚴(yán)格的VOL條件下吸收所定義的IOL電流。換句話說(shuō)，器 件的輸出管腳必須吃進(jìn)規(guī)格書(shū)定義的最小電流而保持正確的邏輯狀態(tài)。測(cè)試方法與VOH/IOH一樣，VOL/IOL測(cè)試也可以通過(guò)靜態(tài)或動(dòng)態(tài)方式實(shí)現(xiàn)，這里我們還是先說(shuō)說(shuō)靜態(tài)方法。如圖 4-5,靜態(tài)測(cè)試時(shí)，器件的所有輸出管腳被預(yù)置到輸出邏輯0狀態(tài)，測(cè)試機(jī)的PMUm元通過(guò)內(nèi)部繼電器的切換連接到待測(cè)的輸出管腳，接著驅(qū)動(dòng)（灌入）IOL電流，測(cè)量此時(shí)管腳上的電壓值并與定義的VOL相比較，如果測(cè)量值高于VOL則判不合格。對(duì)于單個(gè)PMU勺測(cè)試機(jī)來(lái)說(shuō)，這個(gè)過(guò)程

28、不斷地被重復(fù)直到所有的輸出管腳都經(jīng)過(guò)測(cè)試，而PPPM結(jié)構(gòu)的測(cè)試機(jī)則可以一次完成。注：1）使用VDDmin作為此測(cè)試最差情形；2） IOL是灌入的電流，對(duì)測(cè)試機(jī)來(lái)說(shuō)它是正電流；3）測(cè)試時(shí)需要設(shè)置電壓鉗制。圖測(cè)Out put Vbltage TestVOUIQLDUTVir D minVSS = G VPMU TestLimitsGT +U.4MApply HDD mm.Prec：ondition outpui to log ic 0 (output low).Set Voltage C lampUsing PMU, force IOL current per specifleation.Wait

29、 1 to 5 msec (Set PKflU delayj.Measure resultantvollsge.Foils VOL if measured voltage is gi&ater thari 旬,4，：試阻抗計(jì)算VOL測(cè)試檢驗(yàn)了器件當(dāng)輸出邏輯0時(shí)輸出管腳吸收電流的能力，另一種檢驗(yàn)這種能力的途徑則是測(cè)量邏輯0狀態(tài)時(shí)輸出端口的阻抗。如圖 4-6,施加在等效電路中電阻50ohm 時(shí),上的壓降為E=VOL-VSS= I=8mA,貝U R=E/I=50ohm,那么此輸出端口的阻抗低于器件合格。VOL/IOL ResistanceCalculationActuwl DeviceDutpiit

30、 CircuitSpecification IOL(mln) = e.OmA VOL(max：-L.4YEquivalent Circuit for Kout CalculBtionR -E / IE = VOL- V5S -0.4R =0.4/0.009R -50D (maximur)圖4-6.等效電路故障尋找開(kāi)始Trouble Shooting 前，打開(kāi)dataloger 紀(jì)錄測(cè)量結(jié)果，如果待測(cè)器件有自己的標(biāo)準(zhǔn)，測(cè)試并紀(jì)錄測(cè)量結(jié)果后，所得結(jié)果不外乎以下三種情況：VOL電壓正常，測(cè)試通過(guò)；在正確輸出邏輯0條件下，VOL電壓測(cè)量值高于最大限定，測(cè)試不通過(guò)；在錯(cuò)誤的輸出條彳下，如邏輯 1, VO

31、L電壓測(cè)量值遠(yuǎn)高于最大限定，測(cè)試不通過(guò)。這種情況下，datalog中將顯示程序中設(shè)定的鉗制電壓值。當(dāng)故障（failure ）發(fā)生時(shí)，我們需要觀察 datalog中的電壓測(cè)量值以確定故障類型，是上述的第 2種情況還是第3種Datalog of:VOL/IOLSerial/Static test using the PMUPinForce/rngMeas/rngMinMax ResultPIN220mA421mV/8V400mV FAILPIN310mA125mV/8V400mV PASSPIN410mA90mV/8V400mV PASSPIN510mA205mV/8V400mV PASSPIN6

32、10mA8V400mV FAIL20mA130mV/8V400mV PASSPIN1如果只是測(cè)量值高于最大限定，則很可能是器件自身的缺陷，如上面 datalog中pin2的失效，從中我們可以看到測(cè)試發(fā)生時(shí)預(yù)處理成功實(shí)現(xiàn)，器件處于正確的邏輯狀態(tài)，而輸出端的阻抗稍大。這有可能是測(cè)試硬件上的阻抗附加到了其中，因此對(duì)測(cè)試機(jī)及測(cè)試配件的校驗(yàn)工作就顯得很重要了。故障也可能是因?yàn)槠骷](méi)有正確地進(jìn)行預(yù)處理而導(dǎo)致邏輯狀態(tài)不對(duì)引起的，上面datalog中pin6的失效就是這種情況。在進(jìn)行DC測(cè)試之前，應(yīng)該保證進(jìn)行預(yù)處理的向量正確無(wú)誤，這就要將預(yù)處理工作當(dāng)作一項(xiàng)功能測(cè)試來(lái)進(jìn)行。在測(cè)試流程中，代表預(yù)處理功能的測(cè)試項(xiàng)應(yīng)

33、該放到相應(yīng)的DC測(cè)試項(xiàng)之前。只有它通過(guò)了保證了預(yù)處理已經(jīng)正確實(shí)施，我們才去做DC測(cè)量；否則我們就要花時(shí)間去解決預(yù)處理功能的測(cè)試問(wèn)題。同樣，只有輸出被設(shè)定為正確地狀態(tài)，VOL/IOL測(cè)試才有息。第四章.DC參數(shù)測(cè)試(7) -Static IDD靜態(tài)指器件處于非活動(dòng)狀態(tài)，IDD靜態(tài)電流就是指器件靜態(tài)時(shí)Drain到GNDW耗的漏電流。靜態(tài)電流的測(cè)試目的是確保器件低功耗狀態(tài)下的電流消耗在規(guī)格書(shū)定義的范圍內(nèi)，對(duì)于依靠電池供電的便攜式產(chǎn)品的器件來(lái)說(shuō)，此項(xiàng)測(cè)試格外重要。下表是一個(gè)靜態(tài)電流參數(shù)的例子：ParameterDescriptionTest ConditionsMinMaxUnit sIDDStati

34、cPowerSupplyCurrentVDD= Input=VDD Iout=0+22uA測(cè)試方法靜態(tài)IDD也是測(cè)量流入 VDDf腳的總電流，與 Gross IDD不同的是，它是在 運(yùn)行一定的測(cè)試向量將器件預(yù)處理為已知的狀態(tài)后進(jìn)行，典型的測(cè)試條件是器件進(jìn)入低功耗狀態(tài)。測(cè)試時(shí)，器件保持在低功耗裝態(tài)下，去測(cè)量流入VDD勺電流，再將測(cè)量值與規(guī)格書(shū)中定義的參數(shù)對(duì)比，判斷測(cè)試通過(guò)與否。VIL、VIH、VDD向量序列和輸出負(fù)載等條件會(huì)影響測(cè)試結(jié)果，這些參數(shù)必須嚴(yán)格按照規(guī)格書(shū)的定義去設(shè)置。設(shè)計(jì)人員應(yīng)該準(zhǔn)備準(zhǔn)確的向量序列以完成對(duì)器件的預(yù)處理，將器件帶入低功耗模式，如果向量的效果不理想，則需要進(jìn)一步完善，精準(zhǔn)的

35、預(yù)處理序列是進(jìn)行靜態(tài)IDD測(cè)試的關(guān)鍵。測(cè)試硬件外圍電路的旁路電容會(huì)影響測(cè)試結(jié)果，如果我們期望的IDD電流非常小，比如微安級(jí)，在測(cè)量電流前增加一點(diǎn)延遲時(shí)間 也許會(huì)很有幫助。在一些特殊情況中， 甚至需要使用Relay在測(cè)量電流前將旁路電容斷開(kāi)以確保測(cè)量結(jié)果的精確。Static IDD Testvss = pvUsins DPS or Ph/lU, apply白 P rec：白ricjitiizirTing P attern.Stop pattern.Wait 1 to 5m3BC (Set delay).Measure current flowing into VDD pints).Fail? I

36、DD teiT measured current 導(dǎo) greater than IDD spec .圖4-10.靜態(tài)電流測(cè)試阻抗計(jì)算靜態(tài)電流測(cè)試實(shí)際上測(cè)量的也是器件VD/口 GND間的阻抗，當(dāng)VDD電壓定義在、IDD上限定義在22uA,根據(jù)歐姆定律我們能得到可接受的最小阻抗，如圖4-11,最小的阻抗應(yīng)該是歐姆。D eviceDUTPowerSF?e finest ionVDD 5.25VI &D mex = KliAmon Path!Static IDD ResistanceCalculationEquivalent Circuit for Rin Clcu 1st ionVDD - 5.MV

37、vss = ov=E/l=VDD - VSS 0 5.25 - 0.0)=5.25 / 22|jA=233JS35圖4-11.等效電路故障尋找靜態(tài)電流測(cè)試的故障尋找和Gross IDD大同小異，datalog中的測(cè)試結(jié)果也無(wú)非三種：電流在正常范圍，測(cè)試通過(guò)；電流高于上限，測(cè)試不通過(guò)；電流低于下限，測(cè)試不通過(guò)。Datalogof:StaticIDDCurrentusingthePMUPin Force/rngMeas/rngMin MaxResultVDD1 10V25uA -1uA +22uA PASS同樣，當(dāng)測(cè)試不通過(guò)的情況發(fā)生，我們要就要找找非器件的原因了：將器件從socket上拿走，運(yùn)行

38、測(cè)試程序空跑一次，測(cè)試結(jié)果應(yīng)該為0電流；如果不是，則表明有器件之外的地方消耗了電流，我們就得一步步找出測(cè)試硬件上的問(wèn)題所在并解決它，比如移走Loadboard再運(yùn)行程序，這樣就可以判斷測(cè)試機(jī)是否有問(wèn)題。我們也可以用精確點(diǎn)的電 阻代替器件去驗(yàn)證測(cè)試機(jī)的結(jié)果的精確度。在單顆DUT上重復(fù)測(cè)試時(shí)，靜態(tài)電流測(cè)試的結(jié)果應(yīng)該保持一致性，且將DUT拿開(kāi)再放回重測(cè)的結(jié)果也應(yīng)該是一致和穩(wěn)定的。IDD Static Current靜態(tài)指器件處于非活動(dòng)狀態(tài)，IDD靜態(tài)電流就是指器件靜態(tài)時(shí)Drain到GND消耗的漏電流。靜態(tài)電流的測(cè)試目的是確保器件低功耗狀態(tài)下的電流消耗在規(guī)格書(shū)定義的范圍內(nèi)，對(duì)于依靠電池供電的便攜式產(chǎn)品

39、的器件來(lái)說(shuō)，此項(xiàng)測(cè)試格外重要。 下表是一個(gè)靜態(tài)電流參數(shù)的例子：ParameterDescriptionTest ConditionsMinMaxUnit sPowerSupplyVDD= Input=VDD Iout=0IDD StaticCurrent+22uA測(cè)試方法靜態(tài)IDD也是測(cè)量流入 VDDt腳的總電流，與 Gross IDD不同的是，它是在運(yùn)行一定的測(cè)試向量將器件預(yù)處理為已知的狀態(tài)后進(jìn)行，典型的測(cè)試條件是器件進(jìn)入低功耗狀態(tài)。測(cè)試時(shí)，器件保持在低功耗裝態(tài)下，去測(cè)量流入 VDD勺電流，再將測(cè)量值與規(guī)格書(shū)中 定義的參數(shù)對(duì)比，判斷測(cè)試通過(guò)與否。VIL、VIH、VDD向量序列和輸出負(fù)載等條件

40、會(huì)影響測(cè)試結(jié)果，這些參數(shù)必須嚴(yán)格按照規(guī)格書(shū)的定義去設(shè)置。設(shè)計(jì)人員應(yīng)該準(zhǔn)備準(zhǔn)確的向量序列以完成對(duì)器件的預(yù)處理，將器件帶入低功耗模式，如果向量的效果不理想，則需要進(jìn)一步完善，精準(zhǔn)的預(yù)處理序列是進(jìn)行靜態(tài)IDD測(cè)試的關(guān)鍵。測(cè)試硬件外圍電路的旁路電容會(huì)影響測(cè)試結(jié)果，如果我們期望的IDD電流非常小，比如微安級(jí)，在測(cè)量電流前增加一點(diǎn)延遲時(shí)間也許會(huì)很有幫助。在一些特殊情況中，甚至需要使用Relay在測(cè)量電流前將旁路電容斷開(kāi)以確保測(cè)量結(jié)果的精確。StAt沁 IDD TestPMU or DPSForcpVOLTAGE 3 CURRENT1Vector Mmiory & Fin Electronics (Appl

41、/ P reconcttia ri ng Patlmi)=DVPMU TestLimitspewsUsing DPS ar PMU. applyVDDmaK.ExecuteFrecoriditioninQ Pattern.Stop patterrr.Wait 1 to 5msec (Set delay).Measure current flowing into VDD pin(5).Falls IDDtestif measured cuirent fs greater than IDD spec.圖4-10.靜態(tài)電流測(cè)試阻抗計(jì)算靜態(tài)電流測(cè)試實(shí)際上測(cè)量的也是器件VD/口 GND間的阻抗，當(dāng)VDD

42、電壓定義在、IDD上限定義在22uA,根據(jù)歐姆定律我們能得到可接受的最小阻抗，如圖4-11,最小的阻抗應(yīng)該是歐姆。D eviceSF?ifiC9ticn VDO = 5.25VI &D mex = KliADUT Porwer PK*IDR I PdthlKER RStatic IDD ResistanceCalculationEquivalent Circuit for Rin CqlculationVDD - 5.MV=E/l=VDD - VSS 5 25 -0 0)= 52-5, 22 A.=238JS36圖4-11.等效電路故障尋找靜態(tài)電流測(cè)試的故障尋找和Gross IDD大同小異，d

43、atalog中的測(cè)試結(jié)果也無(wú)非三種：電流在正常范圍，測(cè)試通過(guò)；電流高于上限，測(cè)試不通過(guò)；電流低于下限，測(cè)試不通過(guò)。Datalog of:Static IDD Current using thePMUPin Force/rngMeas/rngMin MaxResultVDD1 10V25uA -1uA +22uA PASS同樣，當(dāng)測(cè)試不通過(guò)的情況發(fā)生，我們要就要找找非器件的原因了：將器件從socket上拿走，運(yùn)行測(cè)試程序空跑一次，測(cè)試結(jié)果應(yīng)該為0電流；如果不是，則表明有器件之外的地方消耗了電流，我們就得一步步找出測(cè)試硬件上的問(wèn)題所在并解決它，比如移走Loadboard再運(yùn)行程序，這樣就可以判斷測(cè)

44、試機(jī)是否有問(wèn)題。我們也可以用精確點(diǎn)的電組代替器件去驗(yàn)證測(cè)試機(jī)的結(jié)果的精確度。在單顆DUT上重復(fù)測(cè)試時(shí)，靜態(tài)電流測(cè)試的結(jié)果應(yīng)該保持一致性，且將DUT拿開(kāi)再放回重測(cè)的結(jié)果也應(yīng)該是一致和穩(wěn)定的。第四章.DC 參數(shù)測(cè)試（8） -IDDQ & Dynamic IDDIDDQIDDQ是指當(dāng)CMOS!成電路中的所有管子都處于靜止?fàn)顟B(tài)時(shí)的電源總電流。IDDQ測(cè)試目的是測(cè)量邏輯狀態(tài)驗(yàn)證時(shí)的靜止（穩(wěn)定不變）的電流，并與標(biāo)準(zhǔn)靜態(tài)電流相比 較以提升測(cè)試覆蓋率。IDDQ測(cè)試運(yùn)行一組靜態(tài)IDD測(cè)試的功能序列，在功能序列內(nèi)部的各個(gè)獨(dú)立的斷點(diǎn)，進(jìn)行6-12次獨(dú)立的電流測(cè)量。測(cè)試序列的目標(biāo)是，在每個(gè)斷點(diǎn)驗(yàn)證驗(yàn)證總的IDD電流時(shí)

45、，盡可能多地將內(nèi)部邏輯門(mén)進(jìn)行開(kāi)-關(guān)的切換。IDDQ測(cè)試能直接發(fā)現(xiàn)器件電路核心是否存在其他方法無(wú)法檢測(cè)出的較小的損傷。IDD Dynamic Current動(dòng)態(tài)指器件處于活動(dòng)狀態(tài)，IDD動(dòng)態(tài)電流就是指器件活動(dòng)狀態(tài)時(shí)Drain到GND消耗的電流。動(dòng)態(tài)電流的測(cè)試目的是確保器件工作狀態(tài)下的電流消耗在規(guī)格書(shū)定義的范圍內(nèi)，對(duì)于依靠電池供電的便攜式產(chǎn)品的器件來(lái)說(shuō)，此項(xiàng)測(cè)試也是很重要的。下表是一個(gè)動(dòng)態(tài)電流參數(shù)的例子：UnitParameterDescriptionTest ConditionsMinMaxsIDDPowerSupplyVDD= f=fMAX=66MHz18 mA DynamicCurrent測(cè)

46、試方法動(dòng)態(tài)IDD也是測(cè)量流入 VDDf腳的總電流，通常由PMlM DPS器件于最高工作頻率下運(yùn)行一段連續(xù)的測(cè)試向量時(shí)實(shí)施，測(cè)量結(jié)果與規(guī)格書(shū)中定義的參數(shù)對(duì)比，判斷測(cè)試通過(guò)與否。與靜態(tài)IDD測(cè)試相似，VIL、VIH、VDD向量序列和輸出負(fù)載等條件會(huì)影響測(cè) 試結(jié)果，這些參數(shù)必須嚴(yán)格按照規(guī)格書(shū)的定義去設(shè)置。一些測(cè)試系統(tǒng)擁有使用 DPSKU量電流的能力，但是硬件所提供的精度限制了其對(duì)低電流測(cè)試的可靠度。如果DPS1量電流的精確度不足以勝任我們對(duì)精度的要求，我們就需要使用PMU獲取更高精度，代價(jià)是測(cè)試時(shí)間的增加。設(shè)計(jì)人員應(yīng)該準(zhǔn)備準(zhǔn)確的向量序列以完成對(duì)器件的預(yù)處理，將器件帶入最高功耗的工作模式，如果向量的效

47、果不理想，則需要進(jìn)一步完善，精準(zhǔn)的預(yù)處理序列也是進(jìn)行動(dòng)態(tài)IDD測(cè)試的關(guān)鍵，測(cè)試硬件外圍電路的旁路電容也會(huì)影響測(cè)試結(jié)果。如圖 4-12。Dynamic IDD TestPMU TestLim itsUsing DPS 叫 Ph/lU , apply VDDmax.Execute continuous patterrtWaitSto 10msec (Set delay.Measure current inlo VDD pin(s while device rs actueIy executing pattern.Fails IDD if rmeasure d current is greater

48、than IDD sp ec.Stop the ptterr.圖4-12.動(dòng)態(tài)電流測(cè)試阻抗計(jì)算動(dòng)態(tài)電流測(cè)試實(shí)際上測(cè)量的是器件全速運(yùn)行時(shí)VD/口 GND間的阻抗，當(dāng)VDD電壓定義在、IDD上限定義在18mA根據(jù)歐姆定律我們能得到可接受的最小阻抗，如圖 4-13,最小的阻抗應(yīng)該是 292歐姆。Dynamic IDD ResistanceCalculationDeviceOCTPo w 6TPi n(3 iddTIPth jEquivalent DrcuitFor Flin CoJcutationMD - 5.MVIDD非三種:Specification VDD = 5.25VIDD max = 1

49、 GmA圖4-13.等效電路曰=曰E = VDD - VSS (= 5.25-0.0)R= 525 / 18mAR= 292 門(mén)動(dòng)態(tài)電流測(cè)試的故障尋找和Gross IDD也是大同小異，datalog中的測(cè)試結(jié)果也無(wú)1.電流在正常范圍，測(cè)試通過(guò);2.電流高于上限，測(cè)試不通過(guò);3.電流低于下限，測(cè)試不通過(guò)。Datalog of:Dynamic IDD Current using theDPSPinForce/rngMeas/rngMinMaxResultDPS1 10v25ma-1ma +18maPASS同樣,當(dāng)測(cè)試不通過(guò)的情況發(fā)生，我們要就要找找非器件的原因了:將器件從socket上拿走，運(yùn)Pa

50、th.0電流；如果不是,行測(cè)試程序空跑一次，和 GrossIDD及靜態(tài)IDD一樣，測(cè)試結(jié)果應(yīng)該為則表明有器件之外的地方消耗了電流，我們就得一步步找出測(cè)試硬件上的問(wèn)題所在并解決它，比如移走Loadboard再運(yùn)行程序，這樣就可以判斷測(cè)試機(jī)是否有問(wèn)題。我們也可以用精確點(diǎn)的電阻代替器件去驗(yàn)證測(cè)試機(jī)的結(jié)果的精確度。測(cè)試動(dòng)態(tài)IDD時(shí)，PMUk的時(shí)間延遲應(yīng)該被考慮到，這需要我們做一些試驗(yàn)性的工 作以確定這些因素。 在一些特殊情況中，甚至需要使用 Relay在測(cè)量電流前將旁路電容斷開(kāi) 以確保測(cè)量結(jié)果的精確。在單顆DUT上重復(fù)測(cè)試時(shí)，動(dòng)態(tài)電流測(cè)試的結(jié)果也應(yīng)該保持一致性， 且將DUT拿開(kāi)再放回重測(cè)的結(jié)果也應(yīng)該是

51、一致和穩(wěn)定的。第四章.DC參數(shù)測(cè)試（9） - IIL / IIHTEA1708用于X電容的自動(dòng)放電IC具有自動(dòng)放電功能集成有500伏鉗位電路.電源浪涌期間保護(hù)IC.支持用大容量X電容器更簡(jiǎn)便的應(yīng)用設(shè)計(jì)入電流（IIL/IIH ）測(cè)試IIL是驅(qū)動(dòng)低電平（L）時(shí)的輸入（I）電流（I） , IIH則是驅(qū)動(dòng)高電平（時(shí)的輸入（I ）電流（I ）。下表是256 x 4靜態(tài)RAM勺IIL/IIH參數(shù)說(shuō)明:ParameterDescriptionTest ConditionsMinMaxUnit sInput LoadVDD=c Vin gic 1 on all inputsDUT Input PinCURRE

52、NTPMUSt LimitsApply VD 口 max.Precondition all inputs to logic 1 with pin driversUsing PMU. force individual inputs to VSSWait 1 to 5 msec (Set PMU delay).Measure resultant current.Fails IIL if measured current is !cs$ ttinn 1。ALT-10.Q/APASSFAIL UL圖4-14.串行/靜態(tài)測(cè)試(IIL )與之類似，進(jìn)彳T IIH測(cè)試時(shí)，首先電源端施加 VDDmax所有的輸

53、入管腳通過(guò) Pin Driver施加VIL預(yù)處理為邏輯0狀態(tài)；接著通過(guò)切換將 PMIM接至IJ待測(cè)的管腳，驅(qū)動(dòng)高電平輸入，測(cè)量其電流并與期間規(guī)格書(shū)中定義的IIH邊界進(jìn)行比較；完成后再切換到下一個(gè)待測(cè)引腳。這個(gè)過(guò)程不斷重復(fù)知道所有的輸入管腳均完成測(cè)試。與IIL不同之處在于，IIH測(cè)試要求電壓鉗制，測(cè)試時(shí)要確認(rèn) VDD Vin及IIL/IIH limit等的設(shè)置正確。Input Leakage High Test (IIH)Serial MethodP+n Electronics FdtCH Lugic 0VDDniu on T InputsPMUTest LimitsGT+10.0APASSAp

54、ply VDDmax.Precondition all inputs to logic 0 with pin drivers.Using PMU, force individual inputs to VDDmax.Wait 1 to 6 msec (Set PMU delay).Measure resultani current Fails IIH If measured current is than + 10.Ci .iA圖4-15.串行/靜態(tài)測(cè)試(IIH )在對(duì)某個(gè)管腳進(jìn)行測(cè)試時(shí)，IIL測(cè)試和IIH測(cè)試是交替而獨(dú)立進(jìn)行的，先驅(qū)動(dòng)低電平測(cè)量電流，再驅(qū)動(dòng)高電平測(cè)量電流，然后管腳在下一個(gè)管腳

55、測(cè)試前恢復(fù)為最初的狀態(tài)。串行靜態(tài)測(cè)試的優(yōu)點(diǎn)在于，可以單獨(dú)地每一個(gè)管腳上的電流；另外，因?yàn)楸粶y(cè)的管腳與其它輸入管腳接受的電平不一樣，故管腳與管腳之間的漏電流路徑都會(huì)顯現(xiàn)。缺點(diǎn)也是有的，那就是測(cè)試時(shí)間的增加。注意，對(duì)于一些類型的DUT將所有輸入設(shè)置為低或者高也許會(huì)引起一些問(wèn)題，如將FAIL IIH器件帶入未知狀態(tài)，這需要事先對(duì)待測(cè)器件的功能真值表進(jìn)行確認(rèn)。還要注意的是，其他雙向IO管腳在進(jìn)行IIL/IIH 測(cè)試時(shí)可能會(huì)意外打開(kāi)，如果這些引腳由測(cè)試機(jī)驅(qū)動(dòng)，高的IDD電流可能引起DUT內(nèi)部供電電壓低于輸入測(cè)試電壓，以便輸入保護(hù)裝置吸收多出的電流；如果DUT是CMOS：藝，就算這些雙向IO管腳處于懸空狀

56、態(tài)， 依然有高電流產(chǎn)生的可能。解決方法是，在這些管腳上加上輸出負(fù)載，把它們固定成邏輯1或邏輯0電平，這樣即使它們打開(kāi)了，電流也被負(fù)載電路給限制了。阻抗計(jì)算當(dāng)管腳上施加的是 VDD電平，IIL/IIH 測(cè)試實(shí)際上測(cè)量的是此管腳到VSS的阻抗；相反，當(dāng)管腳上施加的是 VSS電平，IIL/IIH 測(cè)試實(shí)際上測(cè)量的則是此管腳到VDD的阻抗。通過(guò)施加電壓測(cè)量電流，我們可以根據(jù)歐姆定律計(jì)算出其輸入阻抗。器件的規(guī)格書(shū)定義了輸入管腳施加 VDDma癰壓下允許流入管腳的最大電流，從中我們可以得出器件必需具 備的最小輸入阻抗。如圖4-16情況下，輸入阻抗必須大于525Kohm測(cè)試才會(huì)通過(guò)。IIL/IIH Resi

57、stanceCalculationActual DeviceInput CircurtEquivalent Circuitfor Rin CalculationIIH Lrakige PithIILLeakageVDDmax = 5.25VSpec 汨 catgnVm = VSS (for IIL test)Vin = VDDrrax (for IIH test)IIL = 10yAR= E/iE = VDDmax - VSS (for IIL and IIH tests)R= 5.25/1R = 525coOC (minimum)圖IIH阻抗計(jì)算并行測(cè)試法有些測(cè)試系統(tǒng)擁有 per pin P

58、MU的架構(gòu)，這允許它進(jìn)行并行的漏電流測(cè)試所謂并行就是所有的輸入管腳同時(shí)而獨(dú)立地施加電壓并進(jìn)行電流測(cè)量一一驅(qū)動(dòng)邏輯1到所有的輸入管腳，同時(shí)測(cè)量它們的電流；接著驅(qū)動(dòng)邏輯0到所有的輸入管腳，再去測(cè)量它們的 電流。測(cè)量的結(jié)果與程序中設(shè)定的邊界相比較以判斷器件通過(guò)與否。并行漏電流測(cè)試的優(yōu)點(diǎn)在于其速度快，所有的待測(cè)管腳同一時(shí)間測(cè)試完畢，節(jié)省了大量測(cè)試時(shí)間。 缺點(diǎn)有二，一是因?yàn)樗泄苣_同時(shí)施加相同的電平，管腳間的漏電流難以發(fā)現(xiàn)；二是要求測(cè)試機(jī)擁有per pin PMU結(jié)構(gòu)，增加了硬件成本。Input Leakage Test (IIL/IIH)Parallel MethodOUTPMU per pinPat

59、hUBKtUC PathPMU TestLimits VDDituw = 5J5VApply VDDm ax.Using PMU per pin orce each pin to VDDmax (IIH test) Wait 1 to 5 msec (Set PMU delay).Measure resuItani current.Falls if measured current (per pin) is outside llmhs.Repeat test forcing each pin to VSS (HL test)集體測(cè)試法部分測(cè)試系統(tǒng)能夠進(jìn)行集體漏電流測(cè)試（群測(cè)），就是單個(gè)的PMU

60、1接到所有的輸入管腳，在同一時(shí)間測(cè)量整體的電流：驅(qū)動(dòng)所有輸入管腳到邏輯 1點(diǎn)平，測(cè)量總電流；再驅(qū)動(dòng)所有輸入管腳到邏輯 0點(diǎn)平，測(cè)量總電流。測(cè)量的結(jié)果與程序中設(shè)定的邊界相比較以 判斷器件通過(guò)與否。集體測(cè)試法的電流邊界是基于器件規(guī)格書(shū)中的單獨(dú)管腳的限定而設(shè)置的，如求和。如果實(shí)際測(cè)量的電流值，則我們通常需要按照前面介紹的串行/靜態(tài)測(cè)試法對(duì)每個(gè)管腳進(jìn)行獨(dú)立的測(cè)試。群測(cè)法對(duì)COM解件的測(cè)試效果較好，因?yàn)?COM器件的輸入阻抗較高，通常我們測(cè)得的都是 0電流，如果有異常，表現(xiàn)很明顯。部分情況下不能使用群測(cè)法，如有特定低阻抗的輸入管腳，外接上拉、下拉等情況，它們消耗的電流必然較大。群測(cè)法的優(yōu)點(diǎn)自不必說(shuō)，能在