時(shí)序電路分析與設(shè)計(jì)

1、1同步時(shí)序電路設(shè)計(jì)流程18得到狀態(tài)轉(zhuǎn)移圖建立狀態(tài)轉(zhuǎn)移/輸出表導(dǎo)出狀態(tài)方程、激勵(lì)方程和輸出方程畫時(shí)序電路邏輯圖檢查電路：避免掛起 (該步驟有時(shí)可省略)5.1 同步時(shí)序電路設(shè)計(jì)Digital Design: 7.4同步時(shí)序電路Moore型和Melay型電路，可以相互轉(zhuǎn)化同步時(shí)序電路模型狀態(tài)機(jī)相當(dāng)于計(jì)數(shù)器驅(qū)動(dòng)的器輸出級(jí)是組合電路，也可以用通用器來實(shí)現(xiàn)14同步時(shí)序電路13Synchronous Sequential LogicSe Diagram(狀態(tài)圖)中，離開某個(gè)特定狀態(tài)的所有轉(zhuǎn)移條件，滿足 Mutual Exclu(互斥性)，否則相同輸入組合對(duì)應(yīng)不同的下一狀態(tài)(二義性) All Inclu(完備

2、性)，每種輸入組合都有確定的下一狀態(tài)(有時(shí)需要根據(jù)設(shè)計(jì)需求，在不違背題意的前提出合理安排)稱為完全確定的時(shí)序電路同步時(shí)序電路12Synchronous Sequential LogicSe Diagram(狀態(tài)圖) Moore機(jī)的輸出只是當(dāng)前狀態(tài)的函數(shù) Mealy機(jī)的輸出是當(dāng)前輸入和當(dāng)前狀態(tài)的函數(shù)Note: Mealy機(jī)的狀態(tài)圖中，當(dāng)狀態(tài)機(jī)處于所示的狀態(tài)并且在當(dāng)前輸入作用下，立即產(chǎn)生狀態(tài)圖對(duì)應(yīng)輸出，而不必等到狀態(tài)機(jī)轉(zhuǎn)移為下一狀態(tài)才出現(xiàn)輸出Sequential-Circuit (時(shí)序邏輯電路)axyz時(shí)序邏輯電路：組合邏輯+電路同步時(shí)序電路異步時(shí)序電路11具有性的系統(tǒng)第五章 時(shí)序電路設(shè)計(jì)同步時(shí)序

3、電路設(shè)計(jì)原理同步時(shí)序電路設(shè)計(jì)實(shí)踐同步電路故障與亞穩(wěn)定性異步時(shí)序電路分析與設(shè)計(jì)12e.g.5.2 獲得狀態(tài)轉(zhuǎn)移圖示例設(shè)計(jì)一個(gè)2輸入(A和B)，1輸出(Z)同步時(shí)序電路，Z為1的條件是情形1：前兩個(gè)時(shí)鐘采樣時(shí)刻，A輸入值相同；情形2：從情形1出現(xiàn)時(shí)刻起，B的值一直為1。采樣時(shí)刻25同步時(shí)序電路設(shè)計(jì)流程231. 邏輯抽象，原始狀態(tài)轉(zhuǎn)移圖將每一個(gè)狀態(tài)預(yù)設(shè)為電路當(dāng)前狀態(tài)，按設(shè)計(jì)要求和各種可能的輸入，確定當(dāng)前輸出和下一狀態(tài)；注明輸入和輸出，給出原始狀態(tài)圖為避免遺漏，可多設(shè)狀態(tài)2. 狀態(tài)化簡(jiǎn): 狀態(tài)數(shù)目最小化(S e Minimization)狀態(tài)化簡(jiǎn)：電路狀態(tài)數(shù)越少， 電路越簡(jiǎn)單3. 狀態(tài)編碼(S e a

4、ssignment)狀態(tài)編碼：編碼方案選擇得當(dāng)，電路可以簡(jiǎn)化同步時(shí)序電路設(shè)計(jì)流程22得到狀態(tài)轉(zhuǎn)移圖邏輯抽象，原始狀態(tài)轉(zhuǎn)移圖狀態(tài)化簡(jiǎn)狀態(tài)編碼建立狀態(tài)轉(zhuǎn)移/輸出表(Transition/output table)導(dǎo)出狀態(tài)方程、激勵(lì)方程和輸出方程畫時(shí)序電路邏輯圖(Logic diagram)檢查電路：避免掛起e.g.5.1 同步時(shí)序設(shè)計(jì)n時(shí)刻n+1時(shí)刻D2 Q 0 Z 10DD Q Z 1D i12D i01XDi Di XQ2 (n 1) Q1 (n 1) Q0 (n 1) 或者直接按真值表(圖)進(jìn)行設(shè)計(jì)D2Q02Q0Z0 1 Q0D1Q0Q1ZQ1 0D0 Q121D2 D2 X D1 D1 X

5、 D0 D0 XQ2 Q1 Q0Q2 Q1 Q00 0 01 0 01 0 01 1 01 1 01 1 11 1 10 1 10 1 10 0 00 0 10 0 00 1 00 0 01 0 10 0 0e.g.5.1 同步時(shí)序設(shè)計(jì)Z0=1n時(shí)刻Q Q Qn+1時(shí)刻Q Q QZ1=1置數(shù)X2 1 02 1 00 0 01 0 0S5S0S4S6S1 0 01 1 01 1 01 1 11 1 10 1 10 1 10 0 00 0 01 0 01 1 01 1 10 1 12S1S3S70 0 10 0 00 1 00 0 01 0 10 0 00 0 15狀態(tài) 3位碼 右移碼Z0012

6、1 Q020e.g.5.1 同步時(shí)序設(shè)計(jì)置數(shù)XT0T1T2T4T35狀態(tài)組成的計(jì)數(shù)器，周期性工作控制信號(hào)通過同步置數(shù)使電路保持初態(tài)193非最小化輸入AB1X0X1X0X1X11Init/0S0/0S1/0 0XOk00/1Ok11/1 1X11010X100X1X00Oka0/1 11Oka1/1001033含義S eInputs AB= 00 01 11 10Output Z初態(tài)InitS0 S0 S1 S10時(shí)鐘采樣時(shí)刻, A=0S0Ok00 Ok00 S1 S10時(shí)鐘采樣時(shí)刻, A=1S1S0 S0 Ok11Ok110Got 00 on AOk00Ok00 Ok00Oka1 S11Got

7、 11 on AOk11S0 Oka0Ok11Ok111Ok，got a 0 on AOka0Ok00Ok00Oka1 S11Ok，got a 1 on AOka1S0 Oka0 Ok11Ok111非最小化狀態(tài)表示例狀態(tài)轉(zhuǎn)移表(圖)怎樣畫簡(jiǎn)？情形1：前兩個(gè)時(shí)鐘采樣時(shí)刻，A輸入值相同情形2：從情形1出現(xiàn)時(shí)刻起，B的值一直為131含義SeInputs AB= 00 01 11 10Output Z初態(tài)InitS0 S0 S1 S10時(shí)鐘采樣時(shí)刻, A=0S0Ok00Ok00 S1 S10時(shí)鐘采樣時(shí)刻, A=1S1S0 S0 Ok11Ok110Got 00 on AOk00Ok00Ok00Oka1

8、S11Got 11 on AOk11S0 Oka0Ok11Ok111Ok，got a 0 on AOka0Ok00Ok00Oka1 S11Ok，got a 1 on AOka1S0 Oka0Ok11Ok111最簡(jiǎn)狀1X0X1XInit/0 0XS /0 1XS /0 0XOk /1 11Ok /1 1X01010X1001輸入AB0030態(tài)表含義S eInputs AB= 00 01 11 10Output Z初態(tài)InitS0 S0 S1 S10時(shí)鐘采樣時(shí)刻, A=0S0Ok0 Ok0 S1 S10時(shí)鐘采樣時(shí)刻, A=1S1S0 S0 Ok1 Ok10兩個(gè)A輸入相同, A=0Ok0Ok0 Ok

9、0 Ok1 S11兩個(gè)A輸入相同, A=1Ok1S0 Ok0 Ok1 Ok11最簡(jiǎn)狀態(tài)表(最小化狀態(tài)表)2輸入(A和B)，1輸出(Z)同步時(shí)序電路，Z=1的條件情形1情形228含義S eInputs AB= 00 01 11 10Output Z初態(tài)InitS0 S0 S1 S10時(shí)鐘采樣時(shí)刻, A=0S0Ok0 Ok0 S1 S10時(shí)鐘采樣時(shí)刻, A=1S1S0 S0 Ok1 Ok10兩個(gè)A輸入相同, A=0Ok0Ok0 Ok0 Ok1 S11兩個(gè)A輸入相同, A=1Ok1S0 Ok0 Ok1 Ok11狀態(tài)化簡(jiǎn)轉(zhuǎn)移到OK0態(tài)轉(zhuǎn)移到OK1態(tài)AB=01A0AB=11A12輸入(A和B)，1輸出(

10、Z)同步時(shí)序電路 Z=1的條件情形1：前兩個(gè)時(shí)鐘采樣時(shí)刻，A輸入值相同情形2：從情形1出現(xiàn)時(shí)刻起，B的值一直為127含義SeInputs AB= 00 01 11 10Output Z初態(tài)InitS0 S0 S1 S10時(shí)鐘采樣時(shí)刻, A=0S0Ok0 Ok0 S S10時(shí)鐘采樣時(shí)刻, A=1S1S0 S0 Ok1 Ok10Two equal, A=0 lastOk01Two equal, A=1 lastOk11Two equal, A=0 lastOk0Ok0 Ok0Ok1S11Two equal, A=1 lastOk1S0Ok0Ok1 Ok11獲得狀態(tài)轉(zhuǎn)移圖示例設(shè)計(jì)一個(gè)2輸入(A和B)

11、，1輸出(Z)同步時(shí)序電路，Z為1的條件是情形1：前兩個(gè)時(shí)鐘采樣時(shí)刻，A輸入值相同情形2：從情形1出現(xiàn)時(shí)刻起，B的值一直為126含義SeInputs AB= 00 01 11 10Output Z初態(tài)InitS0 S0 S1 S10時(shí)鐘采樣時(shí)刻, A=0S0Ok Ok S1 S10時(shí)鐘采樣時(shí)刻, A=1S1S0 S0 Ok Ok0Got 00 or 11 on AOk14e.g.5.4 狀態(tài)化簡(jiǎn)蘊(yùn)涵表法示例 原始狀態(tài)(轉(zhuǎn)移)表S2 S3 SS5 S6S7S1 S2 S3 S S5 S6401,25,61,75 32,76,31,75 22,76 27,73 21,7當(dāng)前狀態(tài) S(n)下一個(gè)狀態(tài)

12、 S(n+1)輸出 Z(n)X=0X=1X=0X=1S1S7S100S2S7S100S3S1S501S4S2S601S5S7S301S6S7S201S7S1S700e.g.5.3 狀態(tài)化簡(jiǎn)觀察法找最大等價(jià)類(含所有彼此等價(jià)狀態(tài)的等價(jià)類)SS3、S4、S6S000/01/00/01/0S1S2S1S20/01/00/01/00/0 1/0 1/00/0S3S4S5S6S3S50/01/00/0 1/00/0 1/00/0 1/10/0 1/00/0 1/139e.g.5.3 狀態(tài)化簡(jiǎn)原始狀態(tài)表狀態(tài)轉(zhuǎn)移圖輸入X/輸出ZS00/01/0S1S20/01/00/01/0S3S4S5S60/0 1/00

13、/0 1/00/0 1/00/0 1/138Pre- sent S eNextS eOutput ZX=0X=1X=0X=1S0S1S200S1S3S400S2S5S600S3S0S000S4S0S000S5S0S001S6S0S000完全確定的時(shí)序電路 e.g.5.337設(shè)計(jì)判斷輸入序列為101的檢測(cè)器。輸入為X，輸出為Z。畫出狀態(tài)圖對(duì)輸入序列每3位進(jìn)行一次 ；若3位代碼是 101，則對(duì)應(yīng)其最后一個(gè)1時(shí)，輸出Z為1；其它情況Z為0例如 X = 010 100 101 010Z = 000 000 001 000XZCP檢測(cè)器1)完全確定的時(shí)序電路36Comple y Specified Ci

14、rcuitEquivalent S es若Si和Sj為時(shí)序電路的兩個(gè)狀態(tài)。作為當(dāng)前狀態(tài)時(shí)，不論加入何種形式的輸入(激勵(lì))，電路輸出均相同，且下一個(gè)狀態(tài)等價(jià)，則稱Si和Sj是等價(jià)狀態(tài)；否則稱Si和Sj不等價(jià)或可區(qū)分從輸入、輸出角度看，兩個(gè)等價(jià)狀態(tài)無法區(qū)分，故可以合并狀態(tài)化簡(jiǎn)35完全確定的時(shí)序電路不完全確定的時(shí)序電路狀態(tài)表中包含不確定的輸出或不確定的下一個(gè)狀態(tài)，則稱為不完全描述的狀態(tài)表本質(zhì)上化簡(jiǎn)問題是相同的，常用化簡(jiǎn)方法觀察法(1)蘊(yùn)涵表(2)5狀態(tài)分配(狀態(tài)編碼)6狀態(tài)分配(Se assignment)把狀態(tài)表中每個(gè)字符表示的狀態(tài)對(duì)應(yīng)地規(guī)定一個(gè)二進(jìn)制代碼，得出代碼形式狀態(tài)表狀態(tài)編碼分配合理，能使

15、電路得到簡(jiǎn)化狀態(tài)分配方案 n個(gè)變量有2n種組合，用來對(duì)s個(gè)狀態(tài)進(jìn)行編碼共有2n!/ (2n-s)!分配方案已證明，獨(dú)立的狀態(tài)分配方案數(shù)為(2n-1)!/ (2n-s)! n!編碼方案數(shù)s23456789n12233334N13314042084084010810800Is se minimization really nesary?45These procedures are seldom used by most designersBy carefully matching s e meanings to the requirements of the problem, experience

16、d digital designers produe tables for small problems with a minimal or near-minimal number of s es, without using a formal minimization procedureAlso, there are situations where increasing the number of s es may simplify the design or reduce the cost, so even an automated s e-minimization procedure

17、doesnt nesarily help2)不完全確定的時(shí)序電路44ple y Specified CircuitCompatible S es兩個(gè)狀態(tài)Si和Sj相容：當(dāng)且僅當(dāng)對(duì)于每一種可能的輸入，Si和Sj確定的輸出相容或確定的次態(tài)相容尋找相容狀態(tài)利用“蘊(yùn)涵表”尋找最大相容類當(dāng)且僅當(dāng)相容類包含所有與之相容狀態(tài)通過“歸并圖”(Merger diagram)得到狀態(tài)化簡(jiǎn)示例 原始狀態(tài)表最小化狀態(tài)表S2關(guān)聯(lián)結(jié)果S3最大等價(jià)類(S1，S2，S7)，S4(S3，S5)，(S4)，(S6)S5從每個(gè)最大等價(jià)類中選一個(gè)狀S6態(tài)，列出最小化狀態(tài)表S7S1 S2 S3 S4 S5 S6 43 當(dāng)前狀態(tài) S(n

18、)下一個(gè)狀態(tài)S(n+1)輸出z(n)X=0X=1X=0X=1S1S1S100S3S1S301SS1S601S6S1S101當(dāng)前狀態(tài) S(n)下一個(gè)狀態(tài) S(n+1)輸出 Z(n)X=0X=1X=0X=1S1S7S100S2S7S100S3S1S501SS2S601S5S7S301S6S7S201S7S1S700e.g.5.4 狀態(tài)化簡(jiǎn)S2 S3 S4 S5S6S2S7S3S1 S2 S3 S4 S5 S6SS53,2S6S7S1 S2 S3 S S5 S6421,7 狀態(tài)化簡(jiǎn)蘊(yùn)含表是一個(gè)直角梯形網(wǎng)格，特點(diǎn)是“缺頭”，任何兩個(gè)狀態(tài)都能在一個(gè)網(wǎng)格中相遇一次；相同輸入下輸出相同，且下1個(gè)狀態(tài)相同，等

19、價(jià)填相同輸入下輸出相同，且下1個(gè)狀態(tài)交錯(cuò)或自環(huán)，等價(jià)不等價(jià)網(wǎng)格中填；其它情形填相應(yīng)等價(jià)條件示例 原始狀態(tài)表S2 S3 SS5 S6S7S1 S2 S3 S S5 S61當(dāng)前狀態(tài) S(n)下一個(gè)狀態(tài) S(n+1)輸出 Z(n)X=0X=1X=0X=1S1S7S100S2S7S100S3S1S501SS2S601S5S7S301S6S7S201S7S1S7001,25 61,75 32,76,31,75 22,76 27,73 21,76狀態(tài)分配方案(2)2方案(2)狀態(tài)轉(zhuǎn)換表當(dāng)前狀態(tài)輸入Xn下一個(gè)狀態(tài)輸出ZnAnBnCnAn+1Bn+1Cn+110100101111011100011011110

20、010000101101000000000110001000010011100001000011100101100011110111110011111111改進(jìn)方案：狀態(tài)分配方案(2)51狀態(tài)分配方案(2)狀態(tài)狀態(tài)代碼ABCS1101S2110S3010S4000S5100S6001S7011S8111Output & Exciion Equations(1)DA An 1 Cn Xn Bn Cn X n An Bn Cn An Bn Cn DB Bn 1 Cn Xn Bn Cn DC Cn 1 An Bn Xn BnCn Xn BnCn XnAn Bn Cn X n An Bn Cn Xn

21、An Bn Cn X nZn An Bn An Cn An Bn Cn電路顯得復(fù)雜50Karnaugh Maps(1)AnBnAnBnC X 00 011110C X 00 011110nn00000101An+1Bn+111111010AnBnAnBnC X 00 011110C X 00 011110n00Cn+10111100110n000111101010Zn10011010101000110101001110010000101011110110000011111010狀態(tài)分配方案(1)8方案(1)狀態(tài)轉(zhuǎn)換表當(dāng)前狀態(tài)輸入Xn下一個(gè)狀態(tài)輸出ZnAnBnCnAn+1Bn+1Cn+10000

22、0101100110010110011110010010101000001100110110001000010010010101001111100111001011100011110110111111e.g.5.5 狀態(tài)分配示例47用D觸發(fā)器設(shè)計(jì)如下表的時(shí)序電路狀態(tài)表狀態(tài)分配方案(1)狀態(tài)狀態(tài)代碼ABCS1000S2001S3010S4011S5100S6101S7110S8111當(dāng)前狀態(tài)下一個(gè)狀態(tài)輸出X=0X=1X=0X=1S1S3S211S2S7S800S3S6S100S4S4S500S5S3S200S6S4S511S7S6S111S8S7S8117狀態(tài)分配方案(3)58狀態(tài)分配方案(3)

23、S 001S10182S1S5000100S7S3S011S11164010110狀態(tài)狀態(tài)代碼ABCS1000S2101S3111S4110S5100S6010S7011S8001次佳狀態(tài)分配示例S2S8S1S5S3S7S4S6規(guī)則1(次態(tài)相同): S1S5, S2S8 , S3S7 , S4S6規(guī)則2(現(xiàn)態(tài)相同): S1S6 , S4S5, S2S3, S7S8規(guī)則3(輸出相同): S1S6 S7S8, S2S3 S4S557Pre-sent S eNextS eOutPutX=0X=1X=0X=1S1S3S211S2S7S800S3S6S100S4S4S500S5S3S200S6S4S51

24、1S7S6S111S8S7S811次佳狀態(tài)分配方案相鄰狀態(tài)分配法次態(tài)相同，現(xiàn)態(tài)相鄰使下一個(gè)狀態(tài)較少依賴于當(dāng)前狀態(tài)Qn+1=n , Wn)同一現(xiàn)態(tài)，次態(tài)相鄰使下一個(gè)狀態(tài)較少依賴于輸入變量Qn+1=n , Xn)輸出相同，現(xiàn)態(tài)相鄰使輸出較少依賴于當(dāng)前狀態(tài)Zn = Z(Qn , Xn)56狀態(tài)分配(狀態(tài)編碼)55怎樣選擇最好的狀態(tài)分配方案？ n個(gè)變量有2n種組合，用來對(duì)s個(gè)狀態(tài)進(jìn)行編碼共有2n!/ (2n-s)!分配方案已證明，獨(dú)立的狀態(tài)分配方案數(shù)為(2n-1)!/ (2n-s)! n!遺憾的是：至今沒有找到普遍有效的算法實(shí)現(xiàn)最佳狀態(tài)分配，唯一途徑是將所有分配方案都試個(gè)遍次佳狀態(tài)分配方案：相鄰狀態(tài)分

25、配法，建立通用方，減少相關(guān)法Output & Exciion Equations(2)XnD QD QZnBCCPDA An 1 X nDB Bn 1 AnDC Cn 1 BnZ n Cn54D QAKarnaugh Maps(2)AnBnAnBnC X 00 011110C X 00 011110nn00000101An+1Bn+111111010AnBnAnBnC X 00 011110C X 00 011110n00Cn+10111100110n000111100000Zn011000000110111101101111001100110011001100001111111100008e

26、.g.5.2 同步時(shí)序設(shè)計(jì)設(shè)計(jì)一個(gè)2輸入(A和B)，1輸出(Z)同步時(shí)序電路，Z為1的條件是情形1：前兩個(gè)時(shí)鐘采樣時(shí)刻，A輸入值相同；情形2：從情形1出現(xiàn)時(shí)刻起，B的值一直為1。采樣時(shí)刻65常用狀態(tài)編碼方案A19Sequential s e assignment (順序賦值)ed s e assignment (分解賦值)一個(gè)大型狀態(tài)機(jī)用若干小型狀態(tài)機(jī)的集合來實(shí)現(xiàn)Cyclic-code assignment (循環(huán)碼)多余狀態(tài)較多激勵(lì)方程簡(jiǎn)單One-hot assignment (單熱點(diǎn))多余狀態(tài)很多激勵(lì)方程簡(jiǎn)單，尤其適合s選1編碼輸出情形Almost one-hot assignment (

27、準(zhǔn)單熱點(diǎn))相對(duì)于One-hot assignment，增加全0狀態(tài)63哪種編碼方案最佳？Digital Design：7.42nS時(shí)，存在未用狀態(tài)(unused ses). 狀態(tài)編碼可根據(jù)應(yīng)用要求選用兩種方法最小成本法(Minimal cost)最小法(Minimal risk)62哪種編碼方案最佳？A17Digital Design：7.4唯一途徑是把所有編碼方案都試一把狀態(tài)編碼：從2n種可能組合中選擇S種編碼n=3, S=5時(shí)，可能性(2n )！ S ! 6720種S！ (2n S )!采用相鄰狀態(tài)編碼方案，或可根據(jù)應(yīng)用選用兩種處理方法61Output & Exciion Equation

28、s(3)XnD QD QCAZnCPDA An 1 CnDB Bn 1 X nDC Cn 1 BnZ n An60D QB狀態(tài)分配方案(3)方案(3)狀態(tài)轉(zhuǎn)換表D A C現(xiàn)在狀態(tài)輸入Xn下一個(gè)狀態(tài)輸出ZnAn 1nDB Bn 1 X n DC Cn 1 Bn Z n AnS 001S10182S1S5000100S7S3S0111116S4010110AnBnCnAn+1Bn+1Cn+1000011111101110100110100101110010010000110011001100010001110110100100110111001011001011000100100111100119

29、邏輯綜合Minimal cost approach最小成本法未用狀態(tài)標(biāo)識(shí)為無關(guān)項(xiàng)利用無關(guān)項(xiàng)，可以達(dá)到畫簡(jiǎn)之目的最小成本法基于狀態(tài)機(jī)不可能進(jìn)入未用狀態(tài)這一前提一旦狀態(tài)機(jī)進(jìn)入未用狀態(tài)，行為不用預(yù)知因此，需要增加檢查步驟：確認(rèn)能進(jìn)入正常狀態(tài)71邏輯綜合Minimal risk approach最小風(fēng)險(xiǎn)法Z232D1Q2 Q370狀態(tài)編碼狀態(tài)編碼Sequential含義S eInputs AB= 00 01 11 10Output Z初態(tài)InitS0 S0 S1 S10時(shí)鐘采樣時(shí)刻, A=0S0Ok0 Ok0 S1 S10時(shí)鐘采樣時(shí)刻, A=1S1S0 S0 Ok1 Ok10兩個(gè)A輸入相同, A=0O

30、k0Ok0 Ok0 Ok1 S11兩個(gè)A輸入相同, A=1Ok1S0 Ok0 Ok1 Ok11 ed : 其余空閑態(tài)下一狀態(tài)均指向全0初態(tài)One-hotAlmost one-hot S0 S1 邏輯綜合Minimal risk approach最小風(fēng)險(xiǎn)法基于狀態(tài)機(jī)有可能進(jìn)入未用狀態(tài)的假設(shè)狀態(tài)機(jī)每種未用狀態(tài)，都明確其下一個(gè)狀態(tài)為初始態(tài)、空閑態(tài)或其它”安全”狀態(tài)常用設(shè)置全0狀態(tài)68最簡(jiǎn)1X0X1XInit/0 0XS /0 1XS /0 0XOk /1 11Ok /1 1X01010X1001Moore機(jī)：輸入AB0067狀態(tài)表含義S eInputs AB= 00 01 11 10Output Z初態(tài)InitS0 S0 S1 S10時(shí)鐘采樣時(shí)刻, A=0S0Ok0 Ok0 S1 S10時(shí)鐘采樣時(shí)刻, A=1S1S0 S0 Ok1 Ok10兩個(gè)A輸入相同, A=0Ok0Ok0 Ok0 Ok1 S11兩個(gè)A輸入相同, A=1Ok1S0 Ok0 Ok1 Ok11最簡(jiǎn)狀態(tài)表(最小化狀態(tài)表)2輸入(A和B