數(shù)電課件 ch05-1鎖存器和觸發(fā)器_第1頁(yè)
數(shù)電課件 ch05-1鎖存器和觸發(fā)器_第2頁(yè)
數(shù)電課件 ch05-1鎖存器和觸發(fā)器_第3頁(yè)
數(shù)電課件 ch05-1鎖存器和觸發(fā)器_第4頁(yè)
數(shù)電課件 ch05-1鎖存器和觸發(fā)器_第5頁(yè)
已閱讀5頁(yè)，還剩3頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶(hù)提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、 時(shí)序邏輯電路:引言 任意時(shí)刻電路的輸出狀態(tài)只與該當(dāng)前的輸入信號(hào)有關(guān)，而且與電路原來(lái)的狀態(tài)無(wú)1、組合邏輯電路和時(shí)序邏輯電路的工作特征 組合邏輯電路: 任意時(shí)刻電路的輸出狀態(tài)不僅與該當(dāng)前的輸入信號(hào)有關(guān)，而且與電路原來(lái)的狀態(tài)有1鎖存器和觸發(fā)器是構(gòu)成時(shí)序邏輯電路的基本邏輯單元 。 由組合邏輯電路和存儲(chǔ)電路組成, 電路中存在反饋。2、組合邏輯電路和時(shí)序邏輯電路的結(jié)構(gòu)特征3、組合邏輯電路和時(shí)序邏輯電路的功能特征 時(shí)序邏輯電路: 組合邏輯電路: 由邏輯門(mén)電路組成,電路中不存在反饋。電路具有記憶功能。 時(shí)序邏輯電路: 組合邏輯電路:電路不具有記憶功能。25 鎖存器和觸發(fā)器5.1 雙穩(wěn)態(tài)存儲(chǔ)單元電路5.2 鎖

2、存器5.3 觸發(fā)器的電路結(jié)構(gòu)和工作原理5.4 觸發(fā)器的邏輯功能3教學(xué)基本要求1、掌握鎖存器、觸發(fā)器的電路結(jié)構(gòu)和工作原理2、熟練掌握SR觸發(fā)器、JK觸發(fā)器、D觸發(fā)器及T 觸發(fā)器的邏輯功能3、正確理解鎖存器、觸發(fā)器的動(dòng)態(tài)特性45.1 雙穩(wěn)態(tài)存儲(chǔ)單元電路5反饋5.1.2 雙穩(wěn)態(tài)存儲(chǔ)單元電路 Q端的狀態(tài)定義為電路輸出狀態(tài)。電路有兩個(gè)互補(bǔ)的輸出端1. 電路結(jié)構(gòu) 62、邏輯狀態(tài)分析電路具有記憶1位二進(jìn)制數(shù)據(jù)的功能。 如 Q = 1如 Q = 01001101100雙穩(wěn)態(tài)存儲(chǔ)單元電路某一時(shí)刻，電路究竟處于1態(tài) or 0態(tài)？73. 模擬特性分析 I1 = O2 O1 = I2圖中兩個(gè)非門(mén)的傳輸特性Q = 1Q = 0正反饋若在電路的一個(gè)非門(mén)輸入端施加足夠幅值的脈

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論