計算機(jī)系統(tǒng)結(jié)構(gòu)期末知識點(diǎn)總結(jié)

1、精選優(yōu)質(zhì)文檔-傾情為你奉上精選優(yōu)質(zhì)文檔-傾情為你奉上專心-專注-專業(yè)專心-專注-專業(yè)精選優(yōu)質(zhì)文檔-傾情為你奉上專心-專注-專業(yè)計算機(jī)系統(tǒng)結(jié)構(gòu)期末知識點(diǎn)總結(jié)(DOC)單元11.系統(tǒng)結(jié)構(gòu)：由程序員設(shè)計者所看到的一個計算機(jī)系統(tǒng)的屬性，及概念性結(jié)構(gòu)和功能特性。2.層次結(jié)構(gòu)：第0級和第1級具體實(shí)現(xiàn)機(jī)器指定功能的中央控制部分；第二級是傳統(tǒng)機(jī)器語言機(jī)器；第三級是操作系統(tǒng)機(jī)器；第四級是匯編語言機(jī)器；第五級是高級語言機(jī)器；第六級是應(yīng)用語言機(jī)器；電子線路-微程序機(jī)器級-傳統(tǒng)機(jī)器級-操作系統(tǒng)級-匯編語言級-高級語言級-應(yīng)用語言級4.Amdahl定律：系統(tǒng)中某一部件由于采用某種更快的執(zhí)行方式后整個系統(tǒng)性能的提高與這種

2、執(zhí)行方式的使用頻率或占用總執(zhí)行時間的比例有關(guān)。5. CPU時間：一個程序所花的CPU時間（CPU的執(zhí)行時間，不包括I/O等待時間）。CPU時間=CPU時鐘周期數(shù)*時鐘周期長度=CPU時鐘周期數(shù)/頻率CPU時間 （CPIIC（指令條數(shù)）/ 頻率 時鐘周期：由于計算機(jī)的時鐘速度是固定的，它的運(yùn)行周期稱為時鐘周期。10.CPI（Cycle Per instruction）：每條指令執(zhí)行時所花費(fèi)的平均時鐘周期數(shù)。 IC：每個時鐘周期平均執(zhí)行的指令條數(shù) CPI CPU時鐘周期數(shù) / IC 則 CPU時間 （CPIIC）/ 頻率11.Te：一個標(biāo)準(zhǔn)測速程序的全部執(zhí)行時間 Ti:其中所有第i種指令的累計時間

3、13.MIPS(每秒百萬條指令數(shù) ):衡量機(jī)器性能的唯一可靠的標(biāo)準(zhǔn)就是真正的執(zhí)行程序的時間，可以用MIPS來作為衡量程序執(zhí)行時間的一個指標(biāo)。優(yōu)點(diǎn)：直觀、方便。主要缺點(diǎn): (1) 不同指令的執(zhí)行速度差別很大(2) 指令使用頻度差別很大（3）有相當(dāng)多的非功能性指令 單元22.數(shù)據(jù)表示是指計算機(jī)硬件能夠直接識別，可以被指令系統(tǒng)直接調(diào)用的那些數(shù)據(jù)類型。例如：定點(diǎn)、邏輯、浮點(diǎn)、十進(jìn)制、字符、字符串、堆棧和向量等3.數(shù)據(jù)表示原則：1）縮短程序的運(yùn)行時間。2）減少CPU與主存儲器之間的通信量。3）這種數(shù)據(jù)表示的通用性和利用率4.零地址空間個數(shù)：三個零地址空間，兩個零地址空間，一個零地址空間，隱含編址方式。并

4、行存儲器的編址技術(shù)：高位交叉編址，低位交叉編址。7.高位交叉編址：擴(kuò)大存儲器容量。低位交叉編址：提高存儲器速度。者一個存儲器操作數(shù)。對于存儲器操作數(shù)來說，由尋址方式確定的存儲器地址為有效地址。9.多種尋址方式：顯著地減少程序的指令條數(shù)，可能增加計算機(jī)的實(shí)現(xiàn)復(fù)雜度和指令的CPI。10.尋址方式：立即數(shù)尋址方式，寄存器尋址方式，主存尋址方式（直接尋址、間接尋址、變址尋址），堆棧尋址方式。11.指令格式的設(shè)計：確定指令字的編碼方式，包括操作碼字段和地址碼字段的編碼和表示方式。指令格式的優(yōu)化：如何用最短的位數(shù)來表示指令的操作信息和地址信息。12.操作碼的三種編碼方法：固定長度、Huffman編碼、擴(kuò)展

5、編碼操作碼優(yōu)化的程度可以用信息熵來衡量。 表示用二進(jìn)制編碼表示n個碼點(diǎn)時，理論上的最短平均編碼長度 。信息冗余量為：R=1-（H/平均碼長）13.碼長表示法：哈弗曼樹、2-4等長擴(kuò)展編碼，1-2-3-5（3-4）擴(kuò)展編碼、2-8擴(kuò)展編碼法、3-7擴(kuò)展編碼法：長碼的前綴不能是短碼的操作碼14.碼點(diǎn)表示法：15/15/15，8/64/512，計算擴(kuò)展碼點(diǎn)：1.若(16-x):(2的6次方-1)x=1:9 x=2，則擴(kuò)展碼點(diǎn)為2則雙地址的范圍為：0000-1101（14條） 單地址為：1110 * *0 ，1111 * *0 126條零地址為：1110 111 111 * * ，1111 111 1

6、11 * * 128條2.單地址范圍：2的6次方-1=63 1111 000 000 -1111 111 110雙地址范圍：2的（62）次方-1=15 0000-1110零地址范圍：1111 1111 1100 0000-1111 1111 1111 1111 15.單地址指令范圍為：2的n次方-1 （留一個擴(kuò)展碼點(diǎn)） 雙地址：2的n-2次方-1 零地址：2的n次方 縮短地址碼長度的方法：用一個短地址碼表示一個大地址空間 用間址尋址方式、變址尋址方式、寄存器間接尋址方式縮短地址碼長度17.CISC（Complex Instruction Set Computer）：復(fù)雜指令系統(tǒng)增強(qiáng)指令功能，把

7、越來越多的功能交由硬件來實(shí)現(xiàn)，且指令的數(shù)量也是越來越多。18.RISC（Reduced Instruction Set Computer）：精簡指令系統(tǒng) 減少CPI是RISC思想的精華: CPI 是執(zhí)行這個程序所使用的總的時間；是這個程序所需執(zhí)行的總的指令條數(shù)；盡可能地把指令系統(tǒng)簡化，不僅指令的條數(shù)少，而且指令的功能也比較簡單。RISC的設(shè)計是力爭一個最小化的指令集，每條指令只執(zhí)行一個基本的計算，復(fù)雜的運(yùn)算由基本指令構(gòu)成的子程序來完成。為了達(dá)到最高速度，RISC設(shè)計限定指令為固定長度，并使得能在一個時鐘周期內(nèi)執(zhí)行一條指令。19.設(shè)計RISC機(jī)器遵循的原則：1）采用簡單而又統(tǒng)一的指令格式，并減少

8、尋址方式；指令字長都為32位或64位。2）指令的執(zhí)行在單個機(jī)器周期內(nèi)完成；(采用流水線機(jī)制)。3）只有l(wèi)oad和store指令才能訪問存儲器，其它指令的操作都是在寄存器之間進(jìn)行；4）大多數(shù)指令都采用硬連邏輯來實(shí)現(xiàn)；5）強(qiáng)調(diào)優(yōu)化編譯器的作用，為高級語言程序生成優(yōu)化的代碼；6）充分利用流水技術(shù)來提高性能 單元三2.存儲器的主要性能：速度、容量、價格3.Cache存儲系統(tǒng)：由Cache和主存儲器構(gòu)成。主要目的：提高存儲器速度4.虛擬存儲系統(tǒng)：由主存儲器和硬盤構(gòu)成。主要目的：擴(kuò)大存儲器容量5.虛擬存儲系統(tǒng)：磁盤的地址空間而并不能被一般的指令訪問，而主存儲器的地址空間對于使用者來說又太小。所以虛擬存儲器

9、系統(tǒng)為使用者另外設(shè)計一個虛擬地址空間，比主存儲器的實(shí)際空間大很多，采用與主存儲器同樣的隨機(jī)訪問方式。6.命中率定義：CPU訪問存儲系統(tǒng)時，在M1中找到所需信息的概率。H=N1/(N1+N2)其中：N1是對M1存儲器的訪問次數(shù),N2是對M2存儲器的訪問次數(shù)整個存儲系統(tǒng)的訪問時間可以采用M1和M2的訪問周期T1、T2及命中率H來表示H=H*T1+(1-H)*T2 訪問效率e=T1/T=T1/(H乘T1)+(1-H)T2=1/H+(1-H)T2/T1=f(H,T2/T1)提高存儲系統(tǒng)速度的兩條途徑:一是提高命中率H;二是兩個存儲器的速度不要相差太大。并行訪問存儲器的沖突：取指沖突，讀操作數(shù)沖突，寫操

10、作數(shù)沖突，讀寫沖突。7.三種虛擬存儲器：段式虛擬存儲器、頁式虛擬存儲器、段頁式虛擬存儲器。 虛擬存儲器的工作原理：1）多用戶虛擬地址。2）主存地址。3）程序執(zhí)行時要根據(jù)虛擬地址找到主存地址。4）虛擬地址和主存地址之間的關(guān)系由地址映像體現(xiàn)出，而在程序執(zhí)行時通過地址變換將用戶程序中的虛擬地址變成主存的實(shí)地址虛擬存儲器的頁面替換算法：隨機(jī)算法，先進(jìn)先出算法，最久沒有使用算法，最優(yōu)替換算法cache替換算法:隨機(jī)法,先進(jìn)先出法FIFO,最近最少使用法LRU(堆棧法)8.影響命中率的因素：（1）程序在執(zhí)行過程中的頁地址流況；（2）所采用的頁面替換算法；（3）頁面大小；（4）主存儲器的容量（5）所采用的頁

11、面調(diào)度算法。9.（1）Cache命中率隨著他的容量的增大而提高；（2）（組相連映射）當(dāng)cache的容量一定時，命中率隨著cache塊的增大而提高。（3）在組相連映射中命中率隨著組數(shù)的增加而減小10.兩種cache更新算法：寫直達(dá)法和寫回法。Cache預(yù)取算法：按需預(yù)取，恒預(yù)取，不命中預(yù)取。11.Cache的地址映象與變換：1.全相聯(lián)映象：主存中的任一塊可以被放置到Cache中的任意一個位置。特點(diǎn)：空間利用率最高，沖突概率最低，實(shí)現(xiàn)最復(fù)雜。 直接映象：主存中的每一塊只能被放置到Cache中唯一的一個位置。 特點(diǎn)：空間利用率最低，沖突概率最高，實(shí)現(xiàn)最簡單。3.組相聯(lián)映象：主存中的每一塊可以被放置到

12、Cache中唯一的一個組中的任何一個位置。 組相聯(lián)是直接映象和全相聯(lián)的一種折衷。第四章：輸入輸出系統(tǒng)輸入輸出系統(tǒng)的特點(diǎn)：異步性、實(shí)時性、與設(shè)備無關(guān)性基本輸出輸出方式：程序控制方式、中斷方式、DMA方式（直接存儲器訪問方式）程序控制特點(diǎn)：優(yōu)點(diǎn)：靈活性很好?？梢院苋菀椎馗淖兏髋_外圍設(shè)備的優(yōu)先級 缺點(diǎn)：實(shí)現(xiàn)處理機(jī)與外圍設(shè)備并行工作困難。中斷方式特點(diǎn)：(1)CPU與外圍設(shè)備能夠并行工作。(2)能夠處理異常事件。 (3)數(shù)據(jù)的輸入和輸出都要經(jīng)過CPU。(4)用于連接低速外圍設(shè)備。DMA方式特點(diǎn)：(1)外圍設(shè)備的訪問請求直接發(fā)往主存儲器，數(shù)據(jù)的傳送過程不需要CPU的干預(yù)。(2)全部用硬件實(shí)現(xiàn)，不需要做保存

13、現(xiàn)場和恢復(fù)現(xiàn)場等工作。(3)DMA控制器復(fù)雜，需要設(shè)置數(shù)據(jù)寄存器、設(shè)備狀態(tài)控制寄存器、主存地址寄存器、設(shè)備地址寄存器和數(shù)據(jù)交換個數(shù)計數(shù)器及控制邏輯等。(4)在DMA方式開始和結(jié)束時，需要處理機(jī)進(jìn)行管理。DMA操作過程包括三個階段：DMA請求、DMA響應(yīng)和數(shù)據(jù)傳送、傳送結(jié)束DMA方式的特點(diǎn)：(1)外圍設(shè)備的訪問請求直接發(fā)往主存儲器，數(shù)據(jù)的傳送過程不需要CPU的干預(yù)。(2)全部用硬件實(shí)現(xiàn)，不需要做保存現(xiàn)場和恢復(fù)現(xiàn)場等工作。(3)DMA控制器復(fù)雜，需要設(shè)置數(shù)據(jù)寄存器、設(shè)備狀態(tài)控制寄存器、主存地址寄存器、設(shè)備地址寄存器和數(shù)據(jù)交換個數(shù)計數(shù)器及控制邏輯等。(4)在DMA方式開始和結(jié)束時，需要處理機(jī)進(jìn)行管理

14、。中斷屏蔽：設(shè)置中斷屏蔽有三個用處：(1)在中斷優(yōu)先級由硬件確定了的情況下，改變中斷源的中斷服務(wù)順序。(2)決定設(shè)備是否采用中斷方式工作。(3)在多處理機(jī)系統(tǒng)中，把外圍設(shè)備的服務(wù)工作分配到不同的處理機(jī)中。中斷屏蔽的實(shí)現(xiàn)方法：1）每級中斷源設(shè)置一個中斷屏蔽位。2）改變處理機(jī)優(yōu)先級中斷屏蔽以后，中斷源的優(yōu)先級不會發(fā)生改變，動態(tài)的改變服務(wù)的順序，響應(yīng)的順序由硬件決定，無法改變。兩種方法的不同：(1)兩者使用的概念不同。 前者使用中斷屏蔽； 后者使用中斷優(yōu)先級(2)需要屏蔽碼的位數(shù)不同。 前者所需要的屏蔽位數(shù)比較多； n：log2（n+1）(3)可屏蔽的中斷源數(shù)量和種類不同。 前者可以任意屏蔽掉一個或

15、幾個中斷源， 后者只能屏蔽掉比某一個優(yōu)先級低的中斷源通道的種類：字節(jié)多路通道(為多臺低速或中速的外設(shè)服務(wù),打印機(jī))、選擇通道(為多臺高速外圍設(shè)備服務(wù))、數(shù)組多路通道(適用于高速設(shè)備；磁盤等設(shè)備)；字節(jié)多路通道能夠正常的工作，即不丟失數(shù)據(jù)，可以采用以下幾種方式：增加通道的最大流量；（2）：動態(tài)改變設(shè)備的優(yōu)先級；（3）：增加緩沖存儲器；：標(biāo)量處理機(jī)流水線技術(shù)：把一個重復(fù)的過程分解為若干個子過程，每個子過程由專門的功能部件來實(shí)現(xiàn)。把多個處理過程在時間上錯開，依次通過各功能段，這樣，每個子過程就可以與其它的子過程并行進(jìn)行。線性流水線：流水線的各段串行連接，沒有反饋回路。數(shù)據(jù)通過流水線中的各段時，每一個

16、段最多只流過一次。非線性流水線：流水線中除了有串行的連接外，還有反饋回路流水線中的每個子過程及其功能部件稱為流水線的級或段，段與段相互連接形成流水線。流水線的段數(shù)稱為流水線的深度。 吞吐率：在單位時間內(nèi)流水線所完成的任務(wù)數(shù)量或輸出結(jié)果的數(shù)量 Tp=n/Tkn：任務(wù)數(shù) Tk：處理完成n個任務(wù)所用的時間流水線的瓶頸段：流水線中這種時間最長的段。解決流水線瓶頸問題的常用方法：細(xì)分瓶頸段，重復(fù)設(shè)置瓶頸段加速比：完成同樣一批任務(wù)，不使用流水線所用的時間與使用流水線所用的時間之比。假設(shè)：不使用流水線（即順序執(zhí)行）所用的時間為Ts，使用流水線后所用的時間為Tk，則該流水線的加速比為：S=Ts/Tk 流水線沖突是指對于具體的流水線來說，由于相關(guān)的存在，使得指令流中的下一條指令不能在指定的時鐘周期執(zhí)行。流水線沖突有3種類型：結(jié)構(gòu)沖突：因硬件資源滿足不了指令重疊執(zhí)行的要求而發(fā)生的沖突。數(shù)據(jù)沖突：當(dāng)指令在流水線中重疊執(zhí)行時，因需要用到前面指令的執(zhí)行結(jié)果而發(fā)生的沖突?？刂茮_突：流水線遇到分支指令和其它會改變PC值的指令所引起的沖突1：流水線：流水線需要有通過時間和排空時間通過時間：第一個任務(wù)從進(jìn)入流水線到流出結(jié)果所需的時間。排空時間：最后一個任務(wù)從進(jìn)入流水線到流出結(jié)果所需的時間時間最長的段將成為流水線的瓶頸按照流水線中是否有反饋回路可以分為線