北京郵電大學小學期數(shù)字基帶傳輸系統(tǒng)實驗報告

1、2010年小學期電路綜合實驗數(shù)字基帶傳輸系統(tǒng)學院： 信息與通信工程學院 班級： 學號： 序號： 姓名： 復雜： 采樣判決實驗目的（1）理解數(shù)字語音傳輸系統(tǒng)的原理和構成，以及各個功能模塊的功能和實現(xiàn)原理。（2）掌握FPGA的設計流程和設計方法，熟練掌握應用軟件Quartus = 2 * ROMAN II和Modelsim的使用。（3）學習并掌握FPGA的自頂向下的設計思想，并熟練使用VHD倦L語言編程設計芯片。（4）學會舵借助Matlab仿真系統(tǒng)進行系舵統(tǒng)各項性能的驗證。（5）鍛煉自舵身調試硬件電路板的能力，培養(yǎng)獨舵立解決問題的能力。二、實驗內容舵與實驗原理主要完成對接收到的信構號進行采樣，并對

2、采樣值進行判決構。在這次仿真設計中，噪聲是當輸構入信號過來之后才加上的，故采樣構時刻取第一個非零值到來的時刻，構此后每隔一定時間進行一次抽樣。構抽樣后就進行判決，發(fā)送信號是采佯用雙極性碼，最佳的判決準則是；佯如果采樣值大于零，則判為1，語對應單極性碼的0，如果采樣值小語于零，則判為1，對應1。由圖語2-17所示的接收信號的眼圖也語可以看出，判決的最佳門限為零，語和理論值相同。采樣判決模塊的M語odelsim仿真的參考結果如語圖2-17：圖2-17 采樣貞判決模塊的Modelsim仿真貞結果其中din是輸入的34bi貞t的信號，dout是判決輸出的盞信號，clk是總時鐘，clk_盞5是采樣時鐘，

3、這個時鐘在第一個盞采樣點確定后才開始產(chǎn)生，并且頻盞率是總時鐘的五分之一，從仿真圖盞中看出紅線消失的地方就是開始采盞樣的時刻，并且以后每五個時鐘采盞一次樣。實驗設計以下為一個模5螢的加法計數(shù)器。因為濾波器要插零螢，所以需要一個加法器來實現(xiàn)對應螢的采樣周期。 其中clear螢為復位清零。 b為輸出端。a螢rchitecture cou螢nt of cypj is螢 signal b_temp熒:std_logic_vect熒or(2 downto 0):熒=000; sign熒al c:std_logic:熒=0; begin熒 p1:process(clk熒) begin之 if(c=1)th之

4、en if(cl之kevent and clk之=1)then之 if clear=0之thenb馭馭 elsif b_馭temp=100then馭b_temp馭遜 else遜遜+1; end遜if; 遜=b_temp; 運 end if; 運end if;end proc運ess p1;為使程序在遇到運第一個非零值時才執(zhí)行后續(xù)操作所運以還應設計p2如下：p2:pr運ocess(clk)b則eginif(c=0則)thenif(a則=0000000000000則000000000000000則0000)then則閘elsec閘end閘if;end if;閘end process閘p2;判決：當

5、前面條件滿足后，閘如輸入a為正，則使輸出賦為1，灶如a為負，則輸出賦為0 灶p3:process(b)灶begini灶f(c=1)then灶if(b=100)灶thenif(灶a(31)=1)then錯錯1;elsi錯f(a(31)=0)the錯n錯000;en錯d if;end揩if;end i揩f; end proce揩ss p3; end cou揩nt;仿真結果實驗中的問題汾及解決本次實驗遇到了很多的問題汾，首先是對實驗目的的不明確。因汾為整個實驗包含著4各組員不同的汾部分，所以一開始比較混亂。 后定面經(jīng)過老師的解釋，終于明確了實定驗的方向。 其次是實驗編程過定程中對vhdl語言的不理解。定經(jīng)過很多岔路而后看了很多相關語定言的書籍后終于有了一點感覺和頭定緒。因為vhdl的格式與語法與定以往學過的語言也有不同，所以花定費了挺長的時間來適應。最后面是骸關于仿真知識的理解的不透徹。對骸于modelsim的使用方不熟骸悉。后面漸漸熟悉后才開始上手實骸驗總結 經(jīng)過此次試驗骸漸漸熟悉了fpga的設計流程和誨設計方法，并相應的熟悉了qua傀rtus2和modelsim等傀