哈爾濱工程大學(xué)微機(jī)原理與接口技術(shù)第23講

1、第1章 計(jì)算機(jī)接口基本知識(shí)11.1 8086CPU編程結(jié)構(gòu)常用引腳工作模式操作時(shí)序存儲(chǔ)器與I/O組織 280 x86微處理器簡(jiǎn)介型號(hào)發(fā)布年份字長(zhǎng)/位集成度主頻/MHz內(nèi)DB/位外DB/位AB/位尋址空間高速緩沖存儲(chǔ)器80861978162.94.771616201M無80881979準(zhǔn)162.94.77168201M無8028619821613.462016162416M無8038619853227.512.5333232324G有80486199032120160251003232324G8K586199364310330601663264324G8K+8KP II1997647502333

2、3331643664G32K，512K3地址加法器 AH AL BH BL CH CL DH DL SP BP SI DI通用寄存器暫存寄存器ALU標(biāo)志EU控制系統(tǒng)執(zhí)行部件（EU）8086ALU數(shù)據(jù)總線（16位）1 2 3 4 5 6指令隊(duì)列總線接口部件 （BIU）CSDSSSESIP內(nèi)部通信寄存器8086總線總線控制邏輯數(shù)據(jù)總線（16位）地址總線（20位）1.1.1 8086編程結(jié)構(gòu)48086CPU中有14個(gè)16位的寄存器，其結(jié)構(gòu)如下圖。 8086寄存器結(jié)構(gòu)5標(biāo)志寄存器FLAGS8086CPU中設(shè)立一個(gè)兩字節(jié)的標(biāo)志寄存器FLAGS（又稱PSW、FR），有9個(gè)標(biāo)志位:6個(gè)狀態(tài)標(biāo)志位，表示運(yùn)算結(jié)

3、果的狀態(tài)，包括CF、PF、AF、ZF、SF和OF；3個(gè)控制標(biāo)志位，用來控制CPU的操作，包括IF、DF和TF。 D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 OF DF IF TF SF ZF AF PF CF61、8086的兩種工作方式 最小模式： 系統(tǒng)中只有8086一個(gè)處理器，所有的控制信號(hào)都 是由8086CPU產(chǎn)生。 最大模式： 系統(tǒng)中可包含一個(gè)以上的處理器，比如包含協(xié)處 理器8087。在系統(tǒng)規(guī)模比較大的情況下，系統(tǒng)控 制信號(hào)不是由8086直接產(chǎn)生，而是通過與8086配 套的總線控制器等形成。1.1.2 常用引腳與工作模式 7

4、2. 8086引腳8（1）引腳信號(hào)設(shè)計(jì)特點(diǎn)地址線、數(shù)據(jù)線、狀態(tài)線復(fù)用 分時(shí)復(fù)用方式，即在不同時(shí)間傳送不同的信息； AD0AD15分時(shí)復(fù)用，雙向工作 A19/S6A16/S3一些引腳的功能因CPU的工作方式（最小方式/最大方式）的不同而不同。 910 與工作方式有關(guān)的控制線（最小方式） 8086的MN/MX引腳接+5V時(shí)，CPU處于最小工作方式，其基本配置如下圖所示。 _1174LS3731274LS24513與工作方式有關(guān)的控制線（最大方式） 8086的MN/MX引腳接地時(shí)，CPU處于最大工作方式，其基本配置如下圖所示14時(shí)序1.總線周期的概念指令指令周期完成一條指令所需要的時(shí)間，是由一個(gè)或多

5、個(gè)總線周期組成CPU能夠識(shí)別并執(zhí)行的命令CPU執(zhí)行各種操作的時(shí)間先后順序1.1.3 8086微處理器的操作時(shí)序 15 8086CPU內(nèi)部的邏輯操作以及與外部存儲(chǔ)器和I/O交換數(shù)據(jù)進(jìn)行的總線操作全部由CPU的時(shí)鐘來定時(shí)的。CPU的基本定時(shí)單位稱為時(shí)鐘周期或者狀態(tài)周期。假設(shè)8086的主頻為10MHz，一個(gè)時(shí)鐘周期為100ns。機(jī)器周期（總線周期）T狀態(tài)（時(shí)鐘周期） CPU為了讀取指令或傳送數(shù)據(jù)，需要通過總線接口部件BIU與存儲(chǔ)器或I/O接口進(jìn)行信息交互，執(zhí)行對(duì)總線的操作。進(jìn)行一次數(shù)據(jù)傳送的總線操作定義為一個(gè)總線周期。16典型總線周期示意圖 172. 8086微機(jī)系統(tǒng)的主要操作系統(tǒng)的復(fù)位與啟動(dòng)操作；

6、暫停操作；總線操作；（I/O讀、I/O寫、存貯器讀、存貯器寫）中斷操作；最小模式下的總線保持；最大模式下的總線請(qǐng)求/允許。183. 最小模式下典型的時(shí)序分析 （1）最小方式下的總線讀操作19寫總線周期示意圖（最小模式）204. 中斷響應(yīng)周期(對(duì)可屏蔽中斷) 215. 系統(tǒng)的復(fù)位和啟動(dòng)操作 內(nèi)部寄存器（除CS）清0標(biāo)志寄存器清0指令隊(duì)列清0將FFFFH送CS22(1)存儲(chǔ)器的分段1. 8086存儲(chǔ)器組織1.1.4 8086存儲(chǔ)器和I/O組織段的起始地址必須能被16整除23若CS=1055H、DS=250AH、ES=8FFBH和SS=0EFF0H，存儲(chǔ)器中分布情況如下。每個(gè)段可以獨(dú)立地占用64K存

7、儲(chǔ)區(qū)。 24 各個(gè)邏輯段允許重疊若程序占有8KB（2000H）存儲(chǔ)區(qū)，數(shù)據(jù)段占有2KB（800H）存儲(chǔ)區(qū)，堆棧段占有256個(gè)字節(jié)的存儲(chǔ)區(qū)注意：這里所謂的重疊只是指每個(gè)區(qū)段的大小允許根據(jù)實(shí)際情況分配，而不一定非要占有64KB的最大段空間。25(2) 邏輯地址和物理地址 任何一個(gè)存儲(chǔ)單元對(duì)應(yīng)一個(gè)20位的物理地址，它由邏輯地址變換得來，地址運(yùn)算如下： 物理地址(PA)=段地址16+偏移地址(EA) 由BIU中地址加法器中完成的26(3) 8086的I/O組織 *I/O端口的地址編排有兩種方式： 1. I/O端口獨(dú)立編址（I/O映射方式）2. I/O端口與存儲(chǔ)器單元統(tǒng)一編址存儲(chǔ)器映射方式 I/O端口地址空間與存儲(chǔ)器地址空間兩者相互獨(dú)立，CPU采用不同的指令分別訪問I/O端口和存儲(chǔ)器,如80X86系統(tǒng) ；優(yōu)點(diǎn)：譯碼電路相對(duì)簡(jiǎn)單；單獨(dú)指令，易懂； 缺點(diǎn)：指令相對(duì)較少I/O端口地址空間在存儲(chǔ)器地址空間內(nèi)統(tǒng)一編址，CPU象訪問存儲(chǔ)器單元一樣來訪問I/O端口；