數(shù)電 數(shù)據(jù)選擇器

1、數(shù)據(jù)選擇器實驗?zāi)康? .熟悉中規(guī)模集成數(shù)據(jù)選擇器的邏輯功能及測試方法。2.學(xué)習(xí)用集成數(shù)據(jù)選擇器進(jìn)行邏輯設(shè)計。實驗原理數(shù)據(jù)選擇器是常用的組合邏輯部件之一。它由組合邏輯電路對數(shù)字信號進(jìn)行控制來完成 較復(fù)雜的邏輯功能。它有若干個數(shù)據(jù)輸入端。、D1、，若干個控制輸入端A0、A1、 和一個輸出端K。在控制輸入端加上適當(dāng)?shù)男盘?，即可從多個輸入數(shù)據(jù)源中將所需的數(shù)據(jù) O信號選擇出來，送到輸出端。使用時也可以在控制輸入端上加上一組二進(jìn)制編碼程序的信號， 使電路按要求輸出一串信號，所以它也是一種可編程的邏輯部件。中規(guī)模集成芯片74LS153為雙四選一數(shù)據(jù)選擇器，引腳排列如圖71所示，其中D， D，D，D為四個數(shù)據(jù)

2、輸入端，Y為輸出端，A，A為控制輸入端（或稱地址端）同 12301時控制兩個四選一數(shù)據(jù)選擇器的工作，G為工作狀態(tài)選擇端（或稱使能端）。74LS153的邏 輯功能如表71所示，當(dāng)1G（=2G） = 1時電路不工作，此時無論A1、A0處于什么狀態(tài)，輸 出Y總為零，即禁止所有數(shù)據(jù)輸出，當(dāng)1G（= 2G） = 0時，電路正常工作，被選擇的數(shù)據(jù)送到Ch Dt Aj74LS151墮匚k S H Y YGUg同碉向悶悶Ml福園ET回以凹國皿回GNDUcc閥同同阿悶1悶I2G Ac. 2D3 ZCbWQ 2Dq 2Y）74LS1531G Ai Wj ID? 15 IDqif回以訂回也國回GND輸出端，如A1氣

3、=01，則選中數(shù)據(jù)D1輸出。圖721 0圖 71表71輸入輸出1G =2 GA1A01Y2YX;。1D11D21D32D02D12D22D當(dāng)G =0時，74LS153的邏輯表達(dá)式為Y = A A D + A A D + A A D + A AD1001011020 13中規(guī)模集成芯片74LS151為八選一數(shù)據(jù)選擇器，引腳排列如圖72所示。其中D0D7 為數(shù)據(jù)輸入端，Y（Y）為輸出端，A、A、A為地址端，74LS151的邏輯功能如表72 210所示。邏輯表達(dá)式為Y = AnD + A A A D + AAAnD + AAAD + A A AnD2100210 1210220 1 32104數(shù)據(jù)選

4、擇器是一fA通用+性很強(qiáng)的中規(guī)模集成電路，除了能傳遞數(shù)據(jù)外，還可用它設(shè)計成 210521062 107數(shù)碼比較器，變并行碼為串行碼及組成函數(shù)發(fā)生器。本實驗內(nèi)容為用數(shù)據(jù)選擇器設(shè)計函數(shù)發(fā) 生器。用數(shù)據(jù)選擇器可以產(chǎn)生任意組合的邏輯函數(shù)，因而用數(shù)據(jù)選擇器構(gòu)成函數(shù)發(fā)生器方法簡 便，線路簡單。對于任何給定的二輸入變量邏輯函數(shù)均可用四選一數(shù)據(jù)選擇器來實現(xiàn)，同時 對于三輸入變量邏輯函數(shù)可以用八選一數(shù)據(jù)選擇器來實現(xiàn)。應(yīng)當(dāng)指出，數(shù)據(jù)選擇器實現(xiàn)邏輯 函數(shù)時，要求邏輯函數(shù)式變換成最小項表達(dá)式，因此，對函數(shù)化簡是沒有意義的。例：用八選一數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)F = AB + BC + CA寫出F的最小項表達(dá)式_F =

5、AB + BC + CA = ABC + ABC + ABC + ABC先將函數(shù)F的輸入變量A、B、C加到八選一的地址端A2、A1、A0，再將上述最小項表 達(dá)式與八選一邏輯表達(dá)式進(jìn)行比較（或用兩者卡諾圖進(jìn)行比較）不難得出D =D =D =D =0D =D =D =D =101243567圖73為八選一數(shù)據(jù)選擇器實現(xiàn)F=AB+BC+CA的邏輯圖。如果用四選一數(shù)據(jù)選擇器實現(xiàn)上述邏輯函數(shù)，由于選擇器只有兩個地址端AA0，而 函數(shù)F有三個輸入變量，此時可把變量A、B、C分成兩組，任選其中兩個變量（如A、B） 作為一組加到選擇器的地址端，余下的一個變量（如C）作為另一組加到選擇器的數(shù)據(jù)輸入 端，并按邏輯

6、函數(shù)式的要求求出加到每個數(shù)據(jù)輸入端D0D7的C的值。選擇器輸出Y便 可實現(xiàn)邏輯函數(shù)F。當(dāng)函數(shù)F的輸入變量小于數(shù)據(jù)選擇器的地址端時，應(yīng)將不用的地址端及不用的數(shù)據(jù)輸 入端都接地處理。實驗設(shè)備與器件雙四選一數(shù)據(jù)選擇器74LS153x2八選一數(shù)據(jù)選擇器74LS151x1實驗內(nèi)容測試74LS153雙四選一數(shù)據(jù)選擇器的邏輯功能。地址端、數(shù)據(jù)輸入端、使能端接邏輯開關(guān)，輸出端接01指示器，按表71逐項進(jìn) 行功能驗證。測試74LS151八選一數(shù)據(jù)選擇器的邏輯功能。按表72逐項進(jìn)行功能驗證。表72輸入輸出GA2A1A0YY1X X X0100 0 0萬0D000 0 1萬1D100 1 0D 2D200 1 1D

7、 3D301 0 0 4D401 0 1D 5D501 1 0D 6D601 1 1D 7D73.用74LS153實現(xiàn)構(gòu)成全加器功能全加器和數(shù)Sn及向高位進(jìn)位數(shù)Cn的邏輯方程為S = AB C + A BC + A B C n 1 + ABCC = A BC 1 + A B C 1 + ABC n 1+ ABC 1輸入輸出ABCSCn+1選中數(shù)據(jù)端00000D0=C011001010D1=CC10110010D2=CC10111001D3=C1111圖74為用74LS153實現(xiàn)全加器的接線圖，按圖連接實驗電路，測試全加器的邏輯 功能，記錄之。五.實驗報告總結(jié)74LS153和74LS151的邏輯功能。總結(jié)用數(shù)據(jù)