電子專業(yè)英語(yǔ)術(shù)語(yǔ)表

1、電子專業(yè)英語(yǔ)術(shù)語(yǔ)術(shù)語(yǔ)說明Architecture (結(jié)構(gòu))可編程集成電路系列的通用邏輯結(jié)構(gòu)。ASIC ( Application Specific Integrated Circuit )一專用集成電路適合于某一單一用途的集成電路產(chǎn)品。ATE ( Automatic Test Equipment )自動(dòng)測(cè)試設(shè)備能夠自動(dòng)測(cè)試 組裝電路板和 用于萊迪思 ISP器件編程的設(shè)備。BGA ( Ball Grid Array )球柵陣列以球型引腳焊接工藝為特征的一類集成電 路封裝?？梢蕴岣呖杉庸ば?，減小尺寸和厚度， 改善了噪聲特性，提高了功耗管理特性。Boolean Equation邏輯方程基丁邏輯代數(shù)的

2、文本設(shè)計(jì)輸入方法。Boundary Scan Test邊界掃描測(cè)試板級(jí)測(cè)試的趨勢(shì)。為實(shí)現(xiàn)先進(jìn)的技術(shù)所需要 的多管腳器件提供了較低的測(cè)試和制造成本。Cell-Based PLD基丁單兀的可編程邏輯器件混合型可編程邏輯器件結(jié)構(gòu)，將標(biāo)準(zhǔn)的復(fù)雜 的可編程邏輯器件（CPLD ）和特殊功能的模 塊組合到一塊芯片上。CMOS ( Complementary Metal OxideSemiconductor )互補(bǔ)金屬氧化物半導(dǎo)體先進(jìn)的集成電路加工工藝技術(shù)，具后高集成、低成本、低能耗和高性能等特征。 CMOS 是現(xiàn)在高密度可編程邏輯器件（PLD）的理想 工藝技術(shù)。CPLD ( Complex Programm

3、able LogicDevice )復(fù)雜可編程邏輯器件高密度的可編程邏輯器件，包含通過一個(gè)中 央全局布線區(qū)連接的宏單元。這種結(jié)構(gòu)提供高 速度和可預(yù)測(cè)的性能。是實(shí)現(xiàn)高速邏輯的理想 結(jié)構(gòu)。理想的可編程技術(shù)是 E2CMOS?。Density死良表示集成在一個(gè)芯片上的邏輯數(shù)量，單位是 門（gate）o密度越高，門越多，也意味著越復(fù) 雜。Design Simulation設(shè)計(jì)仿真明確一個(gè)設(shè)計(jì)是否與要求的功能和時(shí)序相 T的過程。E2CMOS （ Electrically ErasableCMOS ）一電子可擦除互補(bǔ)金屬氧化物半導(dǎo)體萊迪思專用工藝?；【呔哂欣^承性、可重 復(fù)編程和可測(cè)試性等特點(diǎn)，因此是一種可

4、編程 邏輯器件（PLD）的理想工藝技術(shù)。EBR ( Embedded Block RAM )嵌入模塊RAM在ORCA現(xiàn)場(chǎng)可編程門陣列（FPGA）中 的RAM 單元，可配置成RAM、只讀存儲(chǔ)器 （ROM）、先入先出（FIFO）、內(nèi)容地址存儲(chǔ) 器（CAM ）等。EDA ( Electronic Design Automation )電子設(shè)計(jì)自動(dòng)化即通常所謂的電子線路輔助設(shè)計(jì)軟件。EPIC ( Editor for ProgrammableIntegrated Circuit )可編程集成電路編輯器一種包含在 ORCA Foundry 中的低級(jí)別 的圖型編輯器，可用于 ORCA設(shè)計(jì)中比特級(jí) 的編輯。

5、電子專業(yè)英語(yǔ)術(shù)語(yǔ)術(shù)語(yǔ)說明Explore Tool探索工具萊迪思的新創(chuàng)造，包括ispDS+HDL綜合優(yōu)化邏輯適 配器。探索工具為用戶提供了一個(gè)簡(jiǎn)單的圖形化界面進(jìn) 行編譯器的綜合控制。設(shè)叱只需要簡(jiǎn)單地點(diǎn)擊鼠標(biāo)， 就可以管理編譯器的設(shè)置，執(zhí)一個(gè)設(shè)計(jì)中的類似于多 批處理的編譯Fmax信號(hào)的最高頻率。芯片在每秒內(nèi)產(chǎn)生邏輯功能的最多 次數(shù)。FAE ( Field ApplicationEngineer )現(xiàn)場(chǎng)應(yīng)用工程師在現(xiàn)場(chǎng)為客戶提供技術(shù)支持的工程師Fabless能夠設(shè)計(jì)，銷售，通過與硅片制造商聯(lián)合以轉(zhuǎn)包的方 式實(shí)現(xiàn)硅片加工的一類半導(dǎo)體公司。Fitter適配器在將一個(gè)設(shè)計(jì)放置到目標(biāo)可編程器件之前,用來優(yōu)化

6、 和分割一個(gè)邏輯設(shè)計(jì)的軟件。Foundry硅片生產(chǎn)線，也稱為 fab。 FPGA （Field Programmable Gate Array-現(xiàn)場(chǎng)可編程門陣列）：高密度PLD包括通過分布式可編程陣列開關(guān)連 接的小邏輯單元。這種結(jié)構(gòu)在性能和功能容量上會(huì)產(chǎn)生統(tǒng)計(jì)變化結(jié)果， 但是可提供高寄存器數(shù)?？删幊绦允峭ㄟ^典型的易失的SRAM或反熔絲工藝一次可編程提供的。Foundry: 一種用于 ORCA現(xiàn)場(chǎng)可編程門陣列（FPGA）和現(xiàn)場(chǎng) 可編程單芯片系統(tǒng)（FPSC）的軟件系統(tǒng)。FPGA現(xiàn)場(chǎng)可編程門陣列）含有小邏輯單元的高密度 PLD ,這些邏輯單元通過一 個(gè)分布式的陣列可編程開關(guān)而連接。這種體系結(jié)構(gòu)隨著

7、性能和功能容量不同面產(chǎn)生統(tǒng)計(jì)上的不同結(jié)果，但是提 供的寄存器數(shù)量多。其可編程性很典型地通過易失 SRAM或者一次性可編程的反熔絲來體現(xiàn)。FPSC ( Field ProgrammableSystem on aChip )現(xiàn)場(chǎng)可編程單芯片系統(tǒng)新一代可編程器件用于連接FPGA門和嵌入的 ASIC宏單元，從而形成一芯片上系統(tǒng)的解決方案。GAL ( Generic ArrayLogic )通用陣列邏輯由萊迪思半導(dǎo)體公司發(fā)明的低密度器件系統(tǒng)。Gate門最基本的邏輯元素，門數(shù)越多意味著密度越高。Gate Array門陣列通過邏輯單元陣列連接的集成電路。由生產(chǎn)廠家定制， 一般會(huì)導(dǎo)致非再生工程（NRE）消耗和

8、一些設(shè)計(jì)冗余。GLB ( Generic Logic Block )通用邏輯塊萊迪思半導(dǎo)體的高密度ispPSI器件的標(biāo)準(zhǔn)邏輯塊。每 一個(gè)GLB可實(shí)現(xiàn)包含輸入、輸出的大部分邏輯功能。GRP ( Global Routing Pool )全局布線池專有的連接結(jié)構(gòu)。能夠使 GLBs的輸出或I/O單元 輸入與GLBs的輸入連接。萊迪思的 GRP提供快速， 可預(yù)測(cè)速度的完全連接。電子專業(yè)英語(yǔ)術(shù)語(yǔ)術(shù)語(yǔ)說明High Density PLD高密度可編程邏輯器件超過1000門的PLDI/O Cell ( Input/Output Cell ) 軸入/軸出單兀)從器件引腳接收輸入信號(hào)或提供輸出信號(hào)的邏輯單 元。I

9、SPTM(In-SystemProgrammability)在系統(tǒng)口編程由萊迪思首先推出，萊迪思ISP產(chǎn)品可以在系統(tǒng)電 路板上實(shí)現(xiàn)編程和重復(fù)編程。ISP產(chǎn)品給可編程邏輯器 件帶來了革命性的變化。它極大地縮短了產(chǎn)品投放市場(chǎng) 的時(shí)間和產(chǎn)品的成本。還提供能夠?qū)υ诂F(xiàn)場(chǎng)安裝的系統(tǒng) 進(jìn)行更新的能力。ispATETM完整的軟件包使自動(dòng)測(cè)試設(shè)備能夠?qū)崿F(xiàn)： 1）利用萊迪思ISP器件進(jìn)行電路板測(cè)試 2）編程ISP器件。ispVM EMBEDDEDTM萊迪思半導(dǎo)體專用軟件由 C源代碼算法組成，用這 些算法來執(zhí)行控制編程萊迪思ISP器件的所肩功能。 代碼可以被集成到用戶系統(tǒng)中，允許經(jīng)由板上的微處理 器或者微控制器直接

10、編程ISP器件。ispDaisy Chain DownloadSoftware ( isp菊花鏈卜載軟 件)萊迪思半導(dǎo)體專用器件下載包，提供同時(shí)對(duì)多個(gè)在電 路板上的器件編程的功能。ispDSTM萊迪思半導(dǎo)體專用基于 Windows的軟件開發(fā)系統(tǒng)。設(shè)計(jì)者可以 通過簡(jiǎn)單的邏輯公式或萊迪思 -HDL開發(fā)電路，然后通過集成的 功能仿真器檢驗(yàn)電路的功能。整個(gè)工具包提供一套從設(shè)計(jì)到實(shí)現(xiàn)的 方便的、低成本和簡(jiǎn)單易用的工具。ispDS+TM萊迪思半導(dǎo)體兼容第二方 HDL綜合的優(yōu)化邏輯適配器，支持PC 和工作站平臺(tái)。IspDS+集成了第二方CAE軟件的設(shè)計(jì)入口和使 用萊迪思適配器進(jìn)行驗(yàn)證，由此提供了一個(gè)功能強(qiáng)大

11、、完整的開發(fā) 解決 方案。第三方 CAE 軟件環(huán)境包括：Cadence, Date I/O-Synario , Exemplar Logic , ISDATA , Logical Devices, Mentor Graphics , OrCAD , Synopsys, Synplicity 和 Viewlogic。ispGAL具有在系統(tǒng)可編程特性的 GAL器件ispGDSTM萊迪思半導(dǎo)體專用的ISP開關(guān)矩陣被用于信號(hào)布線和DIP開美替換。ispGDXTMISP類數(shù)字交叉點(diǎn)系列的信號(hào)接口和布線器件。ispHDLTM萊迪思開發(fā)系統(tǒng)，包括功能強(qiáng)大的 VHDL和Verilog HDL諦言 和柔性的在系

12、統(tǒng)可編程。完整的系統(tǒng)包括：集成了Synario ,Synplicity 和Viewlogic的綜合工具，提供萊迪思ispDS+ HDL 綜 合優(yōu)化邏輯適配器。ispLSI萊迪思性能領(lǐng)先的CPLD產(chǎn)品系列的名稱。世界上最快的高密 度產(chǎn)品，提供非易失的，在系統(tǒng)可編程能力非并行系統(tǒng)性能。電子專業(yè)英語(yǔ)術(shù)語(yǔ)術(shù)語(yǔ)說明ispPAC萊迪思唯一的可編程模擬電路系列的名稱。世界上第一個(gè)真正 的可編程模擬產(chǎn)品，提供無與倫比的所見即所得（ WYSIYG ）邏 輯設(shè)計(jì)結(jié)果。ispSTREAMTMJEDEC文件轉(zhuǎn)化為位封裝格式，節(jié)省原文件1/8的存儲(chǔ)空間。ispTATM萊迪思靜態(tài)時(shí)序分析器，是ispDS+ HDL綜合優(yōu)化

13、邏輯適配器 的組成部分。包括所有的功能。使用方便，節(jié)省了大量時(shí)序分析 的代價(jià)。設(shè)叱可以通過時(shí)序分析器方便地獲得任何萊迪思ISP器件的引腳到引腳的時(shí)序細(xì)節(jié)。通過一個(gè)展開清單格式方便地查 看結(jié)果。ispVHDLTM萊迪思開發(fā)系統(tǒng)。包括功能強(qiáng)大的VHDL諦言和靈活的在系統(tǒng)可編程。完整的系統(tǒng)工具包括 Synopsys, Synplicity 和Viewlogic ,加上ispDS+ HDL綜合優(yōu)化邏輯適配器。ispVM System萊迪思半導(dǎo)體第二代器件下載工具。是基于能夠提供多供應(yīng)商 的可編程支持的便攜式虛擬機(jī)概念設(shè)計(jì)的。提高了性能，增強(qiáng)了 功能。JEDEC fileJEDEC文件用于對(duì)ispLSI

14、器件編程的工業(yè)標(biāo)準(zhǔn)模式信息。JTAG ( Joint Test Action Group )聯(lián)合測(cè)試行動(dòng)組一系列在主板加工過程中的對(duì)主板和芯片級(jí)進(jìn)行 功能驗(yàn)證的標(biāo)準(zhǔn)。Logic邏輯集成電路的三個(gè)基本組成部分之一：微處理器內(nèi) 存和邏輯。邏輯是用來進(jìn)行數(shù)據(jù)操作和控制功能的。Low Density PLD低密度可編程邏輯器件小于1000門的PLD ,也稱作 SPLDoLUT ( Look-Up Table )旦找表)一種在PFU中的器件結(jié)構(gòu)元素，用于組合邏輯 和存儲(chǔ)?；旧鲜庆o態(tài)存儲(chǔ)器（SRAM ）單元。Macrocell (宏單元)邏輯單元組，包括基本的產(chǎn)品邏輯和附加的功能： 如存儲(chǔ)單元、通路控制

15、、極性和反饋路徑。MPI ( Microprocessor Interface )微處理器接口)ORCA 4系列FPGA的器件結(jié)構(gòu)特征，使FPGA 作為隨動(dòng)或外圍器件與PowerQUIC mP接口。OLMC( Output LogicMacrocell )輸出邏輯/單兀D觸發(fā)器，在輸入端具有一個(gè)異或門，每一個(gè) GLB輸出可以任意配置成組合或寄存器輸出。ORCA （ Optimized Reconfigurable C經(jīng)過優(yōu)化的可被重新配置的單元；ell Array ）一種萊迪思的FPGA器件陣列）ORP ( Output Routing Pool ) 軸出布線池)ORP完成從 GLB輸出到I/

16、O單元的信號(hào)布 線。I/O單元將信號(hào)配置成輸出或雙向引腳。這種 結(jié)構(gòu)在分配、鎖定I/O引腳和信號(hào)出入器件的布線 時(shí)提供了很大的靈活性。電子專業(yè)英語(yǔ)術(shù)語(yǔ)術(shù)語(yǔ)說明PAC ( Programmable AnalogCircuit )可編程模擬器件模擬集成電路可以被用戶編程實(shí)現(xiàn)各種形式的 傳遞函數(shù)。PFU ( Programmable FunctionUnit )可編程功能單元在ORCA器件的PLC中的單元，可用來實(shí)現(xiàn) 組合邏輯、存儲(chǔ)、及寄存器功能。PIC ( Programmable I/O Cell ) 可編程I/O單兀在 ORCA FPGA 器件上的一組四個(gè) PIO。PIC 還包含充足的布線路由

17、選擇資源Pin/腳集成電路上的金屬連接點(diǎn)用來：1）從集成電路板上接收和發(fā)送電信號(hào)；2）將集成電路連接到電路板上。PIO ( Programmable I/O Cell ) 可編程I/O單兀)在ORCA FPGA器件內(nèi)部的結(jié)構(gòu)元素，用于控 制實(shí)際的輸入及輸出功能。PLC ( Programmable Logic Cell )可編程邏輯單元)這些單元是 ORCA FPGA器件中的心臟部分， 他們被均勻地分配在 ORCA FPGA器件中，包括 邏輯、布線、和補(bǔ)充邏輯互連單元（SLIC ）。PLD ( Programmable LogicDevice )可編程邏輯器件數(shù)字集成電路，能夠被用戶編程執(zhí)行各

18、種功能的邏輯操作。包括：SPLDs, CPLDs和FPGAS。Process Techonology工藝技術(shù)用來將空白的硅晶片轉(zhuǎn)換成包含成百上千個(gè)芯 片的硅片加工工藝。通常按技術(shù)（如：E2CMOS）和線寬（如：0.35微米）分類Programmer編程器通過插座實(shí)現(xiàn)傳統(tǒng)PLD編程的獨(dú)立電子設(shè)備。 萊迪思ISP器件不需要編程器。Schematic Capture原理圖輸入器設(shè)計(jì)輸入的圖形化方法SCUBA ( Software Compiler for User Programmable Arrays ) 用戶可編程陣列綜合編譯器包含于ORCA Foundry 內(nèi)部的一種軟件工具， 用于生成ORC

19、A特肩的可用參數(shù)表示的諸如存 儲(chǔ)的宏單元。SLIC ( Supplemental LogicInterconnect Cell )補(bǔ)充邏輯相互連接單元包含于每一個(gè)PLC中，它們有類似PLD結(jié)構(gòu) 的土態(tài)、存儲(chǔ)解碼、及寬邏輯功能。SPLD 簡(jiǎn)單可編程邏輯器件小于1000門的PLD ,也稱作低密度 PLDSWL ( Soft-Wired Lookup Table ) 軟連接查找表在ORCA PFU的查找表之間的快速、可編程 連接，適用于很寬的組合功能。Tpd傳輸延時(shí)符號(hào)，一個(gè)變化了的輸入信號(hào)引起一個(gè) 輸出信號(hào)變化所需的時(shí)間。TQFP ( Thin Quad Flat Pack )薄四方扁平封裝一種集

20、成電路的封裝類型，能夠極大地減少芯片 在電路板上的占用的空間。TQFP是小空間應(yīng)用 的理想選擇，如：PCMCIA卡。UltraMOS萊迪思半導(dǎo)體專用加工工藝技術(shù)Verilog HDL一個(gè)專用的、高級(jí)的、基丁文本的設(shè)計(jì)輸入諦言。VHDLVHSIC硬件描述語(yǔ)言，高級(jí)的基丁文本的設(shè)計(jì) 輸入語(yǔ)百。5術(shù)語(yǔ)表術(shù)語(yǔ)說明ADC /K擬/數(shù)字轉(zhuǎn)換器將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)的電路。Attenuation阻尼一種將信號(hào)變?nèi)醯囊蛩谹uto calibration自動(dòng)校正一個(gè)PAC芯片從偏移自動(dòng)恢復(fù)到正確設(shè)定值的過 程。環(huán)境因素（溫度、時(shí)間）的影響可以得到補(bǔ)償，使 得芯片的值更為精確。Band-pass filter市

21、通濾波器一種濾波器，允許在一個(gè)高、低頻率范圍內(nèi)的信號(hào)通 過。所有其它頻率的信號(hào)被過濾掉。Bandwidth一個(gè)模擬信號(hào)能夠通過的最大信號(hào)頻率范圍的尺度。Biquad filter雙二階濾波器一種低通濾波器，可以實(shí)現(xiàn)二階傳遞函數(shù)。：Buffer綾沖不用來驅(qū)動(dòng)重載的集成電路，通常的緩沖器的增益是一。CMR ( Common-ModeRejection )共模抑制描述一個(gè)差分信號(hào)在共模電H的衰減值o 如果CMR 除以系統(tǒng)增益（即參考輸入）。術(shù)語(yǔ)就變成CMRR或共 模抑制比。Common-mode voltage 共模電壓描述兩個(gè)差分輸入端的公共的電壓。Comparator比較器一個(gè)比較兩個(gè)電壓 A和

22、B的電路。當(dāng) A的電壓比 B的電壓高時(shí)，輸出高電位。輸出是數(shù)字信號(hào)，或者是 高，或者是低。DAC 數(shù)模轉(zhuǎn)換器將數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)的電路。Differential ADC差分模擬/數(shù)轉(zhuǎn)換器一個(gè)帶有差分輸入的模/數(shù)字轉(zhuǎn)換器。這意味著，輸入 信號(hào)是由兩個(gè)電壓差表示，這樣極大的降低噪聲和其它 干擾因素的影響。Differential inputs信號(hào)是由兩個(gè)電壓或電流的差所表示的差分信號(hào)。實(shí) 際上，差分輸入從兩個(gè)輸入信號(hào)之間相減。結(jié)果是使噪聲降低，因?yàn)樵趦蓚€(gè)輸入中的噪聲已經(jīng)被減掉。剩下的 只有仔號(hào)。Distortion失真一個(gè)電路處理信號(hào)時(shí)對(duì)信號(hào)產(chǎn)生的線性誤差的測(cè)量。Filter 濾波執(zhí)行過濾功能

23、的電路。比如：從信號(hào)中去除某些不理 想的信號(hào)。通常，濾波器是去除某些特殊頻率的信號(hào)。Gain用血信號(hào)放大的因子High-pass filter高通濾波器一種類型的濾波器，只允許高于某T率的信號(hào)通過。（所有低于限定頻率的信號(hào)都將被衰減掉）。Input bias current輸入偏置電流流入或流出一個(gè)模擬輸入引腳的電流總數(shù)。當(dāng)偏置電 流與輸入信號(hào)源阻抗作用時(shí)，會(huì)增加測(cè)量的誤差。Input impedance輸入阻抗一個(gè)輸入放在一個(gè)驅(qū)動(dòng)它的信號(hào)源的負(fù)載數(shù)量。高輸 入阻抗能夠減小電路連接時(shí)信號(hào)的變化。因向也是最理 想的。Input offset current 軸入補(bǔ)仁電流輸入偏置電流的差值，例如，

24、輸入一個(gè)放大器的兩個(gè) 差分輸入端（+）和（-）的偏置電流差值。6術(shù)語(yǔ)表術(shù)語(yǔ)說明Input voltage range 輸入電壓沱圍能夠作為一個(gè)模擬輸入并實(shí)現(xiàn)具體功能的最大和最小的信 號(hào)。Instrument amplifier儀用放大器執(zhí)行信號(hào)放大功能的電路Ladder filter梯型濾波福是一種低通濾波器。梯型濾波器屬于最魯棒型（也就是說， 對(duì)寄生效應(yīng)和公差不敏感），但是它也是最難設(shè)計(jì)的。Low-pass filter低通濾波器該濾波器只允許低于某T率的信號(hào)通過。（此頻率以上的仔號(hào)被削弱。）特征頻率通常指轉(zhuǎn)角頻率。Magnitude幅度仁號(hào)的振幅或者大小。Noise 噪首通常是不需要的信號(hào)

25、。有時(shí)是由于板上的其他電氣行為（干 擾）或者由于熱、或者其他物理?xiàng)l件產(chǎn)生的。例子包括數(shù)字噪 音（例如，從一個(gè)數(shù)字板輻射來的），或者來自于整流發(fā)動(dòng)機(jī)、 開關(guān)等等的干擾。Offset偏移一個(gè)信號(hào)偏離所需電壓或者電流的固定數(shù)量Output Amplifier輸出放大器一種用于放大信號(hào)的電路，可承載很重的負(fù)荷。Output impedance 軸出阻抗與模擬輸出串聯(lián)表示的等價(jià)阻抗。阻抗越小，驅(qū)動(dòng)更大負(fù)裁 的能力就越高。Output voltage range 軸出電壓里程提供和保持在推薦操作范圍內(nèi)的一個(gè)模擬輸出的最大和最 小信號(hào)（例如，不發(fā)生過載）。Phase 相位時(shí)間或者延遲上的差異。通常來講，該術(shù)語(yǔ)用來表示相位遷 移，意思是，比如，一個(gè)輸出信號(hào)相對(duì)其輸入信號(hào)的延遲。Power supply rejection電源抑制測(cè)量電源電壓的偏差耦合到一個(gè)模擬電路的輸出信號(hào)到什 么程度。如果PSR被系統(tǒng)增益分割（因向涉及輸入），該術(shù)語(yǔ) 變成PSRR,或者電源抑制比。Pulse width modulation脈寬調(diào)制一PWM根據(jù)輸入信號(hào)成比例地改變輸出脈沖寬度。Rectification整流把雙極性信號(hào)改變成單極性信號(hào)的函數(shù)。 通常，用一個(gè) 參