《模擬電子技術(shù)基礎(chǔ)》第三章-數(shù)電

1、模擬電子技術(shù)基礎(chǔ)第三章-數(shù)電模擬電子技術(shù)基礎(chǔ)第三章-數(shù)電74/54AC/ACT2.按制造工藝雙極型TTL ECL I2L MOS型PMOS NMOS CMOS400054/74AS54/7454/74H54/74S54/74LS54/74ALS54/74HC/HCT54/74FASTBi-CMOS型74/54AC/ACT2.按制造工藝雙極型TTL ECL TTL、CMOS集成邏輯門的基本結(jié)構(gòu)、工作原理和外部特性（包括邏輯功能和外部電氣特性）。3.本章內(nèi)容TTL、CMOS集成邏輯門的基本結(jié)構(gòu)、工作原理和外部特性（包第一節(jié) 分立元件門電路結(jié)論：F=AB一、二極管“與門”電路二極管為理想的0V 邏輯

2、03V 邏輯13V0ABF12V二極管“與門”電路第一節(jié) 分立元件門電路結(jié)論：F=AB一、二極管“與門”電路二結(jié)論：F=A+B二、二極管“或門”電路二極管“或門”電路3V0ABF二極管為理想的0V 邏輯03V 邏輯1結(jié)論：F=A+B二、二極管“或門”電路二極管“或門”電路3V三、“非”門電路（反相器）1.三極管開關(guān)特性(1)截止條件：e結(jié)反偏，c結(jié)反偏(2)飽和條件：e結(jié)正偏，c結(jié)正偏；在數(shù)字電路中，只利用截止區(qū)（關(guān)態(tài)）和飽和區(qū)（開態(tài)）三、“非”門電路（反相器）1.三極管開關(guān)特性(1)截止條件：圖3.1.1三極管開關(guān)電路圖3.1.1三極管開關(guān)電路圖3.1.2三極管截止和飽和時的等效電路圖3.1

3、.2三極管截止和飽和時的等效電路2.三極管反相器(1)工作原理結(jié)論：F=A1AF（b）邏輯符號R1Vcc F (uO)(+12V)VD (+3V)-V BB(-12V)A (u1)iBiCRCDR23.4V0.2V（a）電路圖3.1.4三極管反相器電路2.三極管反相器(1)工作原理結(jié)論：F=A1AF（b）邏輯符(2)負載能力負載灌電流負載(三極管處于臨界飽和且滿足ICM要求）拉電流負載若 ICSICM 則若 ICSICM 則(iD=0)最大灌電流的確定：最大拉電流的確定：(2)負載能力負載灌電流負載(三極管處于臨界飽和且滿足ICM(a)灌電流負載等效圖(a)灌電流負載等效圖圖3.1.5負載等效

4、電路圖3.1.5負載等效電路 第二節(jié) TTL門電路一、 典型TTL與非門1.電路結(jié)構(gòu):輸入級、 中間級、 輸出級 第二節(jié) TTL門電路一、 典型TTL與非門1.電路結(jié)(a)電路AF&B（b）邏輯符號圖3.2.1典型TTL與非門(a)電路AF&B（b）邏輯符號圖3.2.1典型TTL與非門圖3.2.2 T1結(jié)構(gòu)及輸入級邏輯等效電路圖3.2.2 T1結(jié)構(gòu)及輸入級邏輯等效電路2.工作原理：設(shè)UIH=3.4V UIL=0.2V Uon=0.7V VCC=5V結(jié)論：Y=AB(1) A=B=1, (2) A=0, B=1, Y=0 開態(tài)Y=1 關(guān)態(tài)(3) A=1, B=0, Y=1 關(guān)態(tài)(4) A=0, B

5、=0, Y=1 關(guān)態(tài)2.工作原理：設(shè)UIH=3.4V UIL=0.2V Uo3.TTL與非門的主要外部特性(1)電壓傳輸特性0 0.5 1.0 1.5 uI/V a bcd e3.02.01.0uO/V UT （a）電壓傳輸特性uIVccuO&VV+_（b）測試電路圖3.2.3 TTL與非門電壓傳輸特性3.TTL與非門的主要外部特性(1)電壓傳輸特性0 ab段（截止區(qū)）： uI0.6V, T1深飽和uB20.7V, uO=3.4Vcd段（轉(zhuǎn)折區(qū)）： 1.3 VuI1.5V, T2放大飽和, T5 放大飽和閥值電壓（開啟電壓)UT=1.4Vbc段（線性區(qū)）：0.6 VuI1.3V, T2放大，T

6、5截止結(jié)論： UI=0.2V時，T1深飽和ab段（截止區(qū)）： uI0.6V, T1深飽和uB20de段（飽和區(qū)）： 1.5VuI ， T2 、 T5 飽和 ，結(jié)論： UI =3.4V時，T1倒置放大。uO=0.2Vde段（飽和區(qū)）： 1.5VuI ， T2 、 閥值電壓： UT=1.4V關(guān)門電平、開門電平及噪聲容限 主要靜態(tài)參數(shù)：輸出邏輯高電平和低電平標準值 合格值高電平UOH3.4V2.4V0.2V0.4V低電平UOL閥值電壓： UT=1.4V關(guān)門電平、開門電平及噪2.4UoffUon0.41.00uO/V uI/V3.02.02.52.01.51.00.50.8V2.0V2.4UoffUo

7、n0.41.00uO/V uI/V3.02UNHUNL10100.4V0.8VuIuO2.0V2.4V11uOuIG1G2圖3.2.4輸入端噪聲容限示意圖UNHUNL10100.4V0.8VuIuO2.0V2.4V(2)輸入特性iI/mA O-0.5-1.0-1.5-2.0-1.0 - 0.5 0.5 1.0 1.5 2.0 uI/V 1.4(a)輸入特性(2)輸入特性iI/mA O-1.5-1.0 - 0uIVccuO&V+_mAiI(b)測試電路輸入短路電流：IIS=-1.07mA圖3.2.5 輸入特性曲線輸入漏電流：IIH= IB1( 0.01) 約為40 AuIVccuO&V+mAiI

8、(b)測試電路輸入短路電流：I(3)輸入負載特性當(dāng) uI 1.3V時，T5截止 T2截止或T2導(dǎo)通，但忽略其分流作用，因其處于放大狀態(tài)。當(dāng) uI =1.4V時，T5導(dǎo)通，箝位于1.4V穩(wěn)定輸出高電平，則RI 0.91穩(wěn)定輸出低電平，則 RI 2.5（此時uI =1.4V ）(3)輸入負載特性當(dāng) uI 10ns。3.應(yīng)用目前I2L電路主要用于制作大規(guī)模集成電路的內(nèi)部邏輯電路（為提高抗干擾能力，接口電路與TTL電平兼容），很少用來制作中、小規(guī)模集成電路。2.參數(shù)高電平0.7V，低電平0.1V； 一般tpd 第四節(jié) CMOS門電路CMOS門電路的特點:CMOS反相器（串聯(lián)互補）、CMOS傳輸門（并聯(lián)

9、互補）是CMOS集成電路的基本組件。制作工藝簡單，集成度高；工作電源允許的變化范圍大，功耗低；輸入阻抗高，扇出系數(shù)大；抗干擾能力強。第四節(jié) CMOS門電路CMOS門電路的特點:CMOS反相器（一、CMOS反相器1.電路結(jié)構(gòu)：NMOS、PMOS管串聯(lián)互補。 開啟電壓 分別為UTN、UTP ，為正常工作，要求：VDD UTP + UTN2.工作原理設(shè)UTP= -3V，UTN=3V，VDD=10V。(1)UIL=0V 一、CMOS反相器1.電路結(jié)構(gòu)：NMOS、PMOS管串聯(lián)互補（b）邏輯符號1AP圖3.4.1 CMOS反相器 （b）邏輯符號1AP圖3.4.1 CMOS反相器 (2)UIH=VDDT1

10、 、T2 構(gòu)成一種推拉式輸出。故輸出端不能并接實現(xiàn)“線與”功能。(2)UIH=VDDT1 、T2 構(gòu)成一種推拉式輸出。故輸出3.電壓傳輸特性和電流轉(zhuǎn)移特性圖3.4.2 電壓傳輸特性和電流轉(zhuǎn)移特性uIiDABCDE F（b）電流轉(zhuǎn)移特性O(shè)uIVDDuOUTNABCDE FUTUTPVDDO(a)電壓傳輸特性3.電壓傳輸特性和電流轉(zhuǎn)移特性圖3.4.2 電壓傳輸特性和電 靜態(tài)參數(shù)：噪聲容限：UOL=0V， UOH=VDD （電壓利用率高）在CC4000系列CMOS電路的性能指標中規(guī)定：在輸出高、低電平的變化不大于10%VDD的條件下，輸入信號低，高電平允許的最大變化量。 靜態(tài)參數(shù)：噪聲容限：UOL=

11、0V， UNHUNL1010uIuOUOH(min)11uOuIG1G2輸入端噪聲容限示意圖UOL(max)UONUOFFUNHUNL1010uIuOUOH(min)11uOuIG14.加電后，CMOS器件輸入端不能懸空輸入電位不定（此時輸入電位由保護二極管的反向電阻比來決定），從而破壞了電路的正常邏輯關(guān)系；由于輸入阻抗高，易接受外界噪聲干擾，使電路產(chǎn)生誤動作；極易使柵極感應(yīng)靜電，造成柵擊穿。4.加電后，CMOS器件輸入端不能懸空輸入電位不定（此時輸二、其它類型的CMOS電路兩個反相器的負載管并聯(lián)，驅(qū)動管串聯(lián)。1.CMOS與非門(1)電路結(jié)構(gòu)二、其它類型的CMOS電路兩個反相器的負載管并聯(lián)，驅(qū)

12、動管串聯(lián)&BAP（b）邏輯符號圖3.4.3 CMOS與非門&BAP（b）邏輯符號圖3.4.3 CMOS與非門輸出阻抗變化大；A B P RO 0 0 1 RON /2 0 1 1 RON 1 0 1 RON 1 1 0 2RON P=A+B存在的缺點：輸入端數(shù)目，UOL ， UNL。(2)工作原理輸出阻抗變化大；A B P RO 0 BA1P111圖3.4.4 帶緩沖級的CMOS與非門BA1P111圖3.4.4 帶緩沖級的CMOS與非門2.CMOS 或非門(1)電路結(jié)構(gòu)兩個反相器的負載管串聯(lián)，驅(qū)動管并聯(lián)。(2)工作原理輸出阻抗變化大；存在的缺點：輸入端數(shù)目，UOH， UNH。2.CMOS 或非門(1)電路結(jié)構(gòu)兩個反相器的負載管串聯(lián)，驅(qū)1BAP（b）邏輯符號圖3.4.5 CMOS或非門1BAP（b）邏輯符號圖3.4.5 CMOS或非門BA1P&11圖3.4.6 帶緩沖級的CMOS或非門BA1P&11圖3.4.6 帶緩沖級的CMOS或非門例4 寫出下圖CMOS電路的邏輯表達式。1ABP2VDDEN1BA邏輯符號P2解：當(dāng)B=0時，當(dāng)B=1時，P2 = A；P2 為高阻態(tài)。例4 寫出下圖CMOS電路的邏輯表達式。1ABP2VDD3.CMOS雙向傳輸門(1)電路結(jié)構(gòu) NMOS、PMOS管并聯(lián)互補。(2)工作原理c=1時傳輸，c=0時關(guān)斷。c=1時；N管導(dǎo)通；P管導(dǎo)通0VD