電工電子學(xué)實(shí)驗(yàn)與非門(mén)

1、電工電子學(xué)實(shí)驗(yàn)與非門(mén)第1頁(yè)，共10頁(yè)，2022年，5月20日，5點(diǎn)9分，星期五1. 驗(yàn)證與非門(mén)的邏輯功能,2. 學(xué)會(huì)用與非門(mén)構(gòu)成其它門(mén)電路的方法;3. 了解與非門(mén)的門(mén)控作用; 4. 用與非門(mén)設(shè)計(jì)三人表決電路。 【實(shí)驗(yàn)?zāi)康摹?第2頁(yè)，共10頁(yè)，2022年，5月20日，5點(diǎn)9分，星期五目前數(shù)字集成電路主要有TTL、ECL及CMOS（包括高速CMOS）三類(lèi)產(chǎn)品 管腳識(shí)別方法：1.正對(duì)集成電路型號(hào)或看標(biāo)記（左邊的缺口或小圓點(diǎn)標(biāo)記）2.從左下角開(kāi)始按逆時(shí)針?lè)较蛞?，2，3，依次排列到最后一腳（在左上角）。3.在標(biāo)準(zhǔn)型TTL集成電路中，電源端VCC一般排在左上端，接地端GND一般排在右下端。4.若集成芯片

2、引腳上的功能標(biāo)號(hào)為NC，則表示該引腳為空腳，與內(nèi)部電路不連接。第3頁(yè)，共10頁(yè)，2022年，5月20日，5點(diǎn)9分，星期五CMOS器件的使用規(guī)則 電源： C4000系列：VDD=318V 74HC系列：VDD=26V 未使用輸入端的處理：CMOS集成電路中未使用的輸入端不能懸空, 應(yīng)根據(jù)要求接電源或地。 輸出端的處理：輸出端不允許直接與電源正、負(fù)極相連, 也不能接入輸入信號(hào)。 TTL器件的使用規(guī)則 電源：VCC=+5V10% 多余輸入端的處理：對(duì)于輸入端接有長(zhǎng)線、觸發(fā)器和中、大規(guī)模集成器件以及使用集成塊較多的復(fù)雜電路，多余輸入端必須按邏輯要求接電源或地，不得懸空處理，否則易受干擾。 輸出端的處理

3、：輸出端不允許直接與電源正、負(fù)極相連, 也不能接入輸入信號(hào)。第4頁(yè)，共10頁(yè)，2022年，5月20日，5點(diǎn)9分，星期五集成塊CC4011和74HC20的引腳功能圖 第5頁(yè)，共10頁(yè)，2022年，5月20日，5點(diǎn)9分，星期五1. 與非門(mén)邏輯功能測(cè)試,用與非門(mén)構(gòu)成其它邏輯門(mén) &第6頁(yè)，共10頁(yè)，2022年，5月20日，5點(diǎn)9分，星期五實(shí)驗(yàn)箱電平開(kāi)關(guān)電平顯示連續(xù)脈沖第7頁(yè)，共10頁(yè)，2022年，5月20日，5點(diǎn)9分，星期五觀察與非門(mén)的門(mén)控作用 信號(hào)輸入端ui接10KHZ 連續(xù)脈沖, 控制端Q接電平開(kāi)關(guān) 第8頁(yè)，共10頁(yè)，2022年，5月20日，5點(diǎn)9分，星期五三人表決電路設(shè)計(jì) 設(shè)計(jì)一個(gè)邏輯電路供三人（A、B、C）表決使用。每人有一按鍵，如果他贊成，就按按鍵表示“1”；如果不贊成，不按電鍵，表示“0”。表決結(jié)果用指示燈來(lái)表示，如果多數(shù)贊成，則指示燈亮，F(xiàn)=1；反之則不亮，F(xiàn)=0 邏輯式：F=ABC+ABC+ABC+ABC =AB+BC+CA = AB+BC+CA =AB*BC*CA第9頁(yè)，共10頁(yè)，2022