組合邏輯電路分析和相關(guān)設(shè)計(jì)

1、組合邏輯電路分析和相關(guān)設(shè)計(jì)一、邏輯代數(shù)的基本公式 3.1 邏輯代數(shù)吸收律反演律分配律結(jié)合律交換律重疊律互補(bǔ)律101律對合律名 稱 2基 本 公 式組合邏輯電路分析和相關(guān)設(shè)計(jì)公式的證明方法：（2）用真值表證明，即檢驗(yàn)等式兩邊函數(shù)的真值表是否一致。（1）用簡單的公式證明略為復(fù)雜的公式。例3.1.1 證明吸收律 證： A B0 00 11 01 1例3.1.2 用真值表證明反演律11101110組合邏輯電路分析和相關(guān)設(shè)計(jì)二、邏輯代數(shù)的基本規(guī)則 對偶規(guī)則的基本內(nèi)容是：如果兩個邏輯函數(shù)表達(dá)式相等，那么它們的對偶式也一定相等?；竟街械墓絣和公式2就互為對偶 式。1 .代入規(guī)則 對于任何一個邏輯等式，

2、以某個邏輯變量或邏輯函數(shù)同時(shí)取代等式兩端任何一個邏輯變量后，等式依然成立。 例如，在反演律中用BC去代替等式中的B，則新的等式仍成立：2 .對偶規(guī)則 將一個邏輯函數(shù)L進(jìn)行下列變換： ， 0 1，1 0所得新函數(shù)表達(dá)式叫做L的對偶式，用 表示。吸收律反演律分配律結(jié)合律交換律重疊律互補(bǔ)律公式101律對合律名稱公式2組合邏輯電路分析和相關(guān)設(shè)計(jì)3 .反演規(guī)則 在應(yīng)用反演規(guī)則求反函數(shù)時(shí)要注意以下兩點(diǎn)：（1）保持運(yùn)算的優(yōu)先順序不變，必要時(shí)加括號表明，如例。（2）變換中，幾個變量（一個以上）的公共非號保持不變。如例。 利用反演規(guī)則，可以非常方便地求得一個函數(shù)的反函數(shù) 解：解：將一個邏輯函數(shù)L進(jìn)行下列變換：

3、， ； 0 1，1 0 ； 原變量 反變量， 反變量 原變量。所得新函數(shù)表達(dá)式叫做L的反函數(shù)，用 表示。例3.1.3 求函數(shù) 的反函數(shù)：例3.1.4 求函數(shù) 的反函數(shù)：組合邏輯電路分析和相關(guān)設(shè)計(jì)三、邏輯函數(shù)的代數(shù)化簡法1邏輯函數(shù)式的常見形式一個邏輯函數(shù)的表達(dá)式不是唯一的，可以有多種形式，并且能互相轉(zhuǎn)換。例如：與或表達(dá)式或與表達(dá)式與非與非表達(dá)式或非或非表達(dá)式與或非表達(dá)式其中，與或表達(dá)式是邏輯函數(shù)的最基本表達(dá)形式。組合邏輯電路分析和相關(guān)設(shè)計(jì)2邏輯函數(shù)的最簡“與或表達(dá)式” 的標(biāo)準(zhǔn) 3用代數(shù)法化簡邏輯函數(shù)（1）并項(xiàng)法：運(yùn)用公式 將兩項(xiàng)合并為一項(xiàng)，消去一個變量。例：（1）與項(xiàng)最少，即表達(dá)式中“+”號最少

4、。（2）每個與項(xiàng)中的變量數(shù)最少，即表達(dá)式中“ ”號最少。組合邏輯電路分析和相關(guān)設(shè)計(jì)（4）配項(xiàng)法： （2）吸收法：（3）消去法：運(yùn)用吸收律 A+AB=A，消去多余的與項(xiàng)。例：例：運(yùn)用吸收律 消去多余因子。先通過乘以 或加上 ， 增加必要的乘積項(xiàng)，再用以上方法化簡。例：組合邏輯電路分析和相關(guān)設(shè)計(jì) 在化簡邏輯函數(shù)時(shí)，要靈活運(yùn)用上述方法，才能將邏輯函數(shù)化為最簡。例3.1.6 化簡邏輯函數(shù)： 解：（利用 ）（利用A+AB=A）（利用 ）組合邏輯電路分析和相關(guān)設(shè)計(jì)例3.1.7 化簡邏輯函數(shù)： 解：（利用反演律 ） （利用 ） （利用A+AB=A）（配項(xiàng)法） （利用A+AB=A）（利用 ）組合邏輯電路分析和

5、相關(guān)設(shè)計(jì)由上例可知，有些邏輯函數(shù)的化簡結(jié)果不是唯一的。 解法1：例3.1.8 化簡邏輯函數(shù)： （增加多余項(xiàng) ）（消去一個多余項(xiàng) ）（再消去一個多余項(xiàng) ） 解法2：（增加多余項(xiàng) ） （消去一個多余項(xiàng) ）（再消去一個多余項(xiàng) ）代數(shù)化簡法的優(yōu)點(diǎn)：不受變量數(shù)目的限制。 缺點(diǎn)：沒有固定的步驟可循；需要熟練運(yùn)用各種公式和定理；需要一定的技巧和經(jīng)驗(yàn)；不易判定化簡結(jié)果是否最簡。組合邏輯電路分析和相關(guān)設(shè)計(jì) 3.2 邏輯函數(shù)的卡諾圖化簡法 一、 最小項(xiàng)的定義與性質(zhì) 最小項(xiàng)n個變量的邏輯函數(shù)中，包含全部變量的乘積項(xiàng)稱為最小項(xiàng)。n變量邏輯函數(shù)的全部最小項(xiàng)共有2n個。 A B C0 0 00 0 10 1 00 1 1

6、1 0 01 0 11 1 01 1 1變 量 取 值最 小 項(xiàng)m0m1m2m3m4m5m6m7編 號 三變量函數(shù)的最小項(xiàng)組合邏輯電路分析和相關(guān)設(shè)計(jì)二、邏輯函數(shù)的最小項(xiàng)表達(dá)式 解： =m7+m6+m3+m1 解： =m7+m6+m3+m5=m（3,5,6,7） 任何一個邏輯函數(shù)表達(dá)式都可以轉(zhuǎn)換為一組最小項(xiàng)之和，稱為最小項(xiàng)表達(dá)式。例1：將函數(shù) 轉(zhuǎn)換成最小項(xiàng)表達(dá)式。 例2： 將函數(shù) 轉(zhuǎn)換成最小項(xiàng)表達(dá)式。組合邏輯電路分析和相關(guān)設(shè)計(jì)三、卡諾圖 2 .卡諾圖 一個小方格代表一個最小項(xiàng)，然后將這些最小項(xiàng)按照相鄰性排列起來。即用小方格幾何位置上的相鄰性來表示最小項(xiàng)邏輯上的相鄰性。 1相鄰最小項(xiàng) 如果兩個最小

7、項(xiàng)中只有一個變量互為反變量，其余變量均相同，則稱這兩個最小項(xiàng)為邏輯相鄰，簡稱相鄰項(xiàng)。 如果兩個相鄰最小項(xiàng)出現(xiàn)在同一個邏輯函數(shù)中，可以合并為一項(xiàng)，同時(shí)消去互為反變量的那個量。如最小項(xiàng)ABC 和 就是相鄰最小項(xiàng)。如：組合邏輯電路分析和相關(guān)設(shè)計(jì)3卡諾圖的結(jié)構(gòu)（2）三變量卡諾圖 （1）二變量卡諾圖 A Bm0m1m3m2 AB 00 01 11 10m0m1m3m2m4m5m7m6 A B Cm0m1m3m2m4m5m7m6 BC 00 01 11 10 A 01組合邏輯電路分析和相關(guān)設(shè)計(jì)（3）四變量卡諾圖 卡諾圖具有很強(qiáng)的相鄰性：（1）直觀相鄰性，只要小方格在幾何位置上相鄰（不管上下左右），它代表的

8、最小項(xiàng)在邏輯上一定是相鄰的。（2）對邊相鄰性，即與中心軸對稱的左右兩邊和上下兩邊的小方格也具有相鄰性。 m0m1m3m2m4m5m7m6m12m13m15m14m8m9m11m10 C DAB CD 00 01 11 10 AB 00 01 11 10組合邏輯電路分析和相關(guān)設(shè)計(jì) 四、用卡諾圖表示邏輯函數(shù) 1從真值表到卡諾圖例3.2.3 已知某邏輯函數(shù)的真值表，用卡諾圖表示該邏輯函數(shù)。解： 該函數(shù)為三變量，先畫出三變量卡諾圖，然后根據(jù)真值表將8個最小項(xiàng)L的取值0或者1填入卡諾圖中對應(yīng)的8個小方格中即可。0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A B C00

9、010111L 真值表ABC0000111110 A B C11110000組合邏輯電路分析和相關(guān)設(shè)計(jì)2從邏輯表達(dá)式到卡諾圖（2）如不是最小項(xiàng)表達(dá)式，應(yīng)先將其先化成最小項(xiàng)表達(dá)式，再填入卡諾圖。也可由“與或”表達(dá)式直接填入。（1）如果表達(dá)式為最小項(xiàng)表達(dá)式，則可直接填入卡諾圖。解： 寫成簡化形式：解：直接填入：例3.2.4 用卡諾圖表示邏輯函數(shù):然后填入卡諾圖：例3.2.5 用卡諾圖表示邏輯函數(shù)： C D A B GF BC 00 01 11 10 A 01111100001111110000000000組合邏輯電路分析和相關(guān)設(shè)計(jì) 五、邏輯函數(shù)的卡諾圖化簡法 1卡諾圖化簡邏輯函數(shù)的原理 :（1）2

10、個相鄰的最小項(xiàng)可以合并，消去1個取值不同的變量。（2）4個相鄰的最小項(xiàng)可以合并，消去2個取值不同的變量。 C A B D1111111 C A B D11111111組合邏輯電路分析和相關(guān)設(shè)計(jì)（3）8個相鄰的最小項(xiàng)可以合并，消去3個取值不同的變量?？傊?n個相鄰的最小項(xiàng)可以合并，消去n個取值不同的變量。 C A B D111111111111組合邏輯電路分析和相關(guān)設(shè)計(jì)2用卡諾圖合并最小項(xiàng)的原則（畫圈的原則） （1）盡量畫大圈，但每個圈內(nèi)只能含有2n（n=0,1,2,3）個相鄰項(xiàng)。要特別注意對邊相鄰性和四角相鄰性。（2）圈的個數(shù)盡量少。（3）卡諾圖中所有取值為1的方格均要被圈過，即不能漏下取值

11、為1的最小項(xiàng)。（4）在新畫的包圍圈中至少要含有1個末被圈過的1方格，否則該包圍圈是多余的。3用卡諾圖化簡邏輯函數(shù)的步驟：（1）畫出邏輯函數(shù)的卡諾圖。（2）合并相鄰的最小項(xiàng)，即根據(jù)前述原則畫圈。（3）寫出化簡后的表達(dá)式。每一個圈寫一個最簡與項(xiàng)，規(guī)則是，取值為l的變量用原變量表示，取值為0的變量用反變量表示，將這些變量相與。然后將所有與項(xiàng)進(jìn)行邏輯加，即得最簡與或表達(dá)式。 組合邏輯電路分析和相關(guān)設(shè)計(jì)例3.2.6 化簡邏輯函數(shù)：L（A,B,C,D）=m（0,2,3,4,6,7,10,11,13,14,15）解：（1）由表達(dá)式畫出卡諾圖。（2）畫包圍圈， 合并最小項(xiàng)， 得簡化的 與或表達(dá)式: C A B

12、 D1111111111100000組合邏輯電路分析和相關(guān)設(shè)計(jì)解：（1）由表達(dá)式畫出卡諾圖。注意：圖中的綠色圈是多余的，應(yīng)去掉 。例3.2.7 用卡諾圖化簡邏輯函數(shù)：（2）畫包圍圈合并最小項(xiàng)，得簡化的與或表達(dá)式: C A B D1111111100000000組合邏輯電路分析和相關(guān)設(shè)計(jì)例3.2.8 已知某邏輯函數(shù)的真值表，用卡諾圖化簡該函數(shù)。（2）畫包圍圈合并最小項(xiàng)。有兩種畫圈的方法：解：（1）由真值表畫出卡諾圖。 由此可見，一個邏輯函數(shù)的真值表是唯一的，卡諾圖也是唯一的，但化簡結(jié)果有時(shí)不是唯一的。 （a）：寫出表達(dá)式： （b）：寫出表達(dá)式：0 0 00 0 10 1 00 1 11 0 01

13、 0 11 1 01 1 1A B C01111110 L 真值表10110111 A B C L10110111 A B C L組合邏輯電路分析和相關(guān)設(shè)計(jì)4卡諾圖化簡邏輯函數(shù)的另一種方法圈0法例3.2.9 已知邏輯函數(shù)的卡諾圖如圖示，分別用“圈1法”和“圈0法”寫出其最簡與或式。（2）用圈0法，得： 解：（1）用圈1法，得：對L取非得： C A B D1101111011111111 C A B D1101111011111111組合邏輯電路分析和相關(guān)設(shè)計(jì)六、具有無關(guān)項(xiàng)的邏輯函數(shù)的化簡 1無關(guān)項(xiàng)在有些邏輯函數(shù)中，輸入變量的某些取值組合不會出現(xiàn)，或者一旦出現(xiàn)，邏輯值可以是任意的。這樣的取值組合

14、所對應(yīng)的最小項(xiàng)稱為無關(guān)項(xiàng)、任意項(xiàng)或約束項(xiàng)。 例：在十字路口有紅綠黃三色交通信號燈，規(guī)定紅燈亮停，綠燈亮行，黃燈亮等一等，試分析車行與三色信號燈之間邏輯關(guān)系。解：設(shè)紅、綠、黃燈分別用A、B、C表示，且燈亮為1，燈滅為0。 車用L表示，車行L=1，車停L=0。列出該函數(shù)的真值。顯而易見，在這個函數(shù)中，有5個最小項(xiàng)為無關(guān)項(xiàng)。帶有無關(guān)項(xiàng)的邏輯函數(shù)的最小項(xiàng)表達(dá)式為： L=m（ ）+d（ ）如本例函數(shù)可寫成 L=m（2）+d（0,3,5,6,7）0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1紅燈A 綠燈B 黃燈C010 車L 真值表組合邏輯電路分析和相關(guān)設(shè)計(jì)2具有無關(guān)項(xiàng)的

15、邏輯函數(shù)的化簡 化簡具有無關(guān)項(xiàng)的邏輯函數(shù)時(shí)，要充分利用無關(guān)項(xiàng)可以當(dāng)0也可以當(dāng)1的特點(diǎn)，盡量擴(kuò)大卡諾圈，使邏輯函數(shù)更簡。注意:在考慮無關(guān)項(xiàng)時(shí)，哪些無關(guān)項(xiàng)當(dāng)作1，哪些當(dāng)作0，要以盡量擴(kuò)大卡諾圈、減少圈的個數(shù)，使邏輯函數(shù)更簡為原則。考慮無關(guān)項(xiàng)時(shí)，表達(dá)式為: 例：010ABC0000111110 A B C010ABC0000111110 A B C不考慮無關(guān)項(xiàng)時(shí)，表達(dá)式為：組合邏輯電路分析和相關(guān)設(shè)計(jì)例：某邏輯函數(shù)輸入是8421BCD碼，其邏輯表達(dá)式為： L（A,B,C,D）=m（1,4,5,6,7,9）+d（10,11,12,13,14,15） 用卡諾圖法化簡該邏輯函數(shù)。解：（1）畫出4變量卡諾圖。

16、將1、4、5、6、7、9號小方格填入1； 將10、11、12、13、14、15號小方格填入。如果不考慮無關(guān)項(xiàng)，寫出表達(dá)式為： C A B D1111110000 C A B D1111110000（3）寫出邏輯函數(shù)的最簡與或表達(dá)式:（2）合并最小項(xiàng)。注意，1方格不能漏。方格根據(jù)需要，可以圈入，也可以放棄。組合邏輯電路分析和相關(guān)設(shè)計(jì)3.3組合邏輯電路的分析方法一.組合邏輯電路的特點(diǎn) 電路任一時(shí)刻的輸出狀態(tài)只決定于該時(shí)刻各輸入狀態(tài)的組合，而與電路的原狀態(tài)無關(guān)。 組合電路就是由門電路組合而成，電路中沒有記憶單元，沒有反饋通路。每一個輸出變量是全部或部分輸入變量的函數(shù)：L1=f1（A1、A2、Ai）L

17、2=f2（A1、A2、Ai） Lj=fj（A1、A2、Ai） 組合邏輯電路分析和相關(guān)設(shè)計(jì)二、組合邏輯電路的分析方法分析過程一般包含以下幾個步驟：例：組合電路如圖所示，分析該電路的邏輯功能。組合邏輯電路分析和相關(guān)設(shè)計(jì)解：（1）由邏輯圖逐級寫出表達(dá)式（借助中間變量P）。（2）化簡與變換：（3）由表達(dá)式列出真值表。 （4）分析邏輯功能 ： 當(dāng)A、B、C三個變量不一致時(shí)，輸出為“1”，所以這個電路稱為“不一致電路”。0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A B C01111110 L 真值表組合邏輯電路分析和相關(guān)設(shè)計(jì)3.4 組合邏輯電路的設(shè)計(jì)方法 設(shè)計(jì)過程的基

18、本步驟：例：設(shè)計(jì)一個三人表決電路，結(jié)果按“少數(shù)服從多數(shù)”的原則決定。解：（1）列真值表：（3）用卡諾圖化簡。0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A B C00010111 L三人表決電路真值表ABC0000111110 A B C11110000組合邏輯電路分析和相關(guān)設(shè)計(jì)得最簡與或表達(dá)式：（4）畫出邏輯圖: （5）如果，要求用與非門實(shí)現(xiàn)該邏輯電路，就應(yīng)將表達(dá)式轉(zhuǎn)換成與非與非表達(dá)式： 畫出邏輯圖。 組合邏輯電路分析和相關(guān)設(shè)計(jì)例：設(shè)計(jì)一個 機(jī)信號控制電路。電路有I0（火警）、I1（盜警）和I2（日常業(yè)務(wù)）三種輸入信號，通過排隊(duì)電路分別從L0、L1、L2輸

19、出，在同一時(shí)間只能有一個信號通過。如果同時(shí)有兩個以上信號出現(xiàn)時(shí)，應(yīng)首先接通火警信號，其次為盜警信號，最后是日常業(yè)務(wù)信號。試按照上述輕重緩急設(shè)計(jì)該信號控制電路。要求用集成門電路7400（每片含4個2輸入端與非門）實(shí)現(xiàn)解：（1）列真值表：（2）由真值表寫出各輸出的邏輯表達(dá)式：輸 出輸 入0 0 01 0 00 1 00 0 10 0 01 0 1 0 0 1L0 L1 L2I0 I1 I2真 值 表組合邏輯電路分析和相關(guān)設(shè)計(jì)（3）根據(jù)要求，將上式轉(zhuǎn)換為與非表達(dá)式： （4）畫出邏輯圖：組合邏輯電路分析和相關(guān)設(shè)計(jì)例：設(shè)計(jì)一個將余3碼變換成8421碼的組合邏輯電路。解：（1）根據(jù)題目要求，列出真值表：真

20、 值 表輸出（8421碼）輸出（余3碼）0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 0L3 L2 L1 L0A3 A2 A1 A0組合邏輯電路分析和相關(guān)設(shè)計(jì)（2）用卡諾圖進(jìn)行化簡。（注意利用無關(guān)項(xiàng)）A1A3A2A00100000001A1A3A2A00001001110組合邏輯電路分析和相關(guān)設(shè)計(jì)A1A3A2A01010000110A1A3A2A00110011010組合邏輯電路分析和相關(guān)設(shè)計(jì)邏輯表達(dá)式： （3）由邏輯表達(dá)式畫出邏輯圖。組合邏輯電路分析和相關(guān)設(shè)計(jì) 3.5 組合邏輯電路中的競爭冒險(xiǎn) 競爭冒險(xiǎn)由于延遲時(shí)間的存在，當(dāng)一個輸入信號經(jīng)過多條路徑傳送后又重新會合到某個門上，由于不同路徑上門的級數(shù)不同，導(dǎo)致到達(dá)會合點(diǎn)的時(shí)間有先有后，從而產(chǎn)生瞬間的錯誤輸出。由于G1門的延遲時(shí)間tpd2輸出端出現(xiàn)了一個正向窄脈沖。一、產(chǎn)生競爭冒險(xiǎn)的原因