《EDA技術(shù)及應(yīng)用》教學(xué)大綱

1、- PAGE 4 -EDA技術(shù)與應(yīng)用課程教學(xué)大綱課程的基本信息適應(yīng)對(duì)象：本科，電子信息工程專業(yè)課程代碼：22E00515學(xué)時(shí)分配：54學(xué)時(shí)（理論學(xué)時(shí)38，實(shí)驗(yàn)學(xué)時(shí)16）賦予學(xué)分：3先修課程：數(shù)字電子技術(shù)，微機(jī)原理后續(xù)課程：畢業(yè)設(shè)計(jì)課程性質(zhì)與任務(wù)EDA技術(shù)與應(yīng)用課程是電子信息工程專業(yè)的一門必修課，是一門實(shí)踐性很強(qiáng)的課程。內(nèi)容涉及ASIC設(shè)計(jì)的原理、常用可編程數(shù)字芯片原理、Verilog HDL語(yǔ)言規(guī)范及設(shè)計(jì)方法。教學(xué)目的與要求通過(guò)本課程的學(xué)習(xí)使得學(xué)生掌握PLD器件的組成及工作原理，使學(xué)生對(duì)使用計(jì)算機(jī)和EDA工具進(jìn)行電路的設(shè)計(jì)和仿真有一定的了解，并會(huì)使用開發(fā)系統(tǒng)設(shè)計(jì)PLD器件。教學(xué)內(nèi)容與安排第1章

2、：EDA技術(shù)與數(shù)字系統(tǒng)設(shè)計(jì)（2學(xué)時(shí)）【教學(xué)內(nèi)容】本章主要講述了EDA技術(shù)的概念，使學(xué)生了解EDA技術(shù)及其設(shè)計(jì)流程、發(fā)展趨勢(shì)。1、EDA技術(shù)及其發(fā)展2、EDA系統(tǒng)設(shè)計(jì)技術(shù)3、數(shù)字系統(tǒng)設(shè)計(jì)的流程4、常用EDA軟件工具及EDA技術(shù)發(fā)展趨勢(shì)【教學(xué)重點(diǎn)及難點(diǎn)】 EDA設(shè)計(jì)的流程?！净疽蟆苛私釫DA概念；了解EDA的設(shè)計(jì)流程；了解EDA的發(fā)展方向；【培養(yǎng)能力】 了解、掌握EDA的概念；第2章：FPGA/CPLD器件（2學(xué)時(shí)）【教學(xué)內(nèi)容】本章主要講述了可編程邏輯器件CPLD/FPGA的結(jié)構(gòu)和工作原理。1、簡(jiǎn)單PLD原理2、CPLD結(jié)構(gòu)與工作原理3、FPGA結(jié)構(gòu)與工作原理4、FPGA/CPLD測(cè)試技術(shù)5、

3、FPGA/CPLD產(chǎn)品概述【教學(xué)重點(diǎn)及難點(diǎn)】 CPLD/FPGA的工作原理?！净疽蟆苛私釩PLD的工作原理；了解FPGA的工作原理；了解主要的CPLD/FPGA產(chǎn)品?！九囵B(yǎng)能力】掌握可編程邏輯器件可編程的特點(diǎn)；第3章：Quartus II 集成開發(fā)工具（2學(xué)時(shí)）【教學(xué)內(nèi)容】本章主要講述了EDA技術(shù)集成開發(fā)平臺(tái)Quartus II的應(yīng)用情況。1、Quartus II原理圖設(shè)計(jì)2、Quartus II優(yōu)化設(shè)置3、Quartus II時(shí)序分析【教學(xué)重點(diǎn)及難點(diǎn)】 Quartus II平臺(tái)的應(yīng)用?！净疽蟆苛私釷uartus II平臺(tái)的特點(diǎn)；掌握Quartus II平臺(tái)的原理圖設(shè)計(jì)方法；【培養(yǎng)能力

4、】掌握Quartus II原理圖設(shè)計(jì)；第4章：Verilog HDL設(shè)計(jì)初步（4學(xué)時(shí)）【教學(xué)內(nèi)容】本章主要講述了Verilog HDL語(yǔ)言的特點(diǎn)和模塊結(jié)構(gòu)。Verilog HDL簡(jiǎn)介Verilog HDL設(shè)計(jì)舉例Verilog HDL模塊的結(jié)構(gòu)【教學(xué)重點(diǎn)及難點(diǎn)】 Verilog HDL模塊的結(jié)構(gòu)?！净疽蟆苛私釼erilog HDL的特點(diǎn)；掌握Verilog HDL語(yǔ)言的模塊結(jié)構(gòu)；【培養(yǎng)能力】掌握Verilog HDL語(yǔ)言的模塊結(jié)構(gòu)；第5章：Verilog HDL語(yǔ)法與要素（4學(xué)時(shí)）【教學(xué)內(nèi)容】本章主要講述了Verilog HDL語(yǔ)言的語(yǔ)法要素。Verilog HDL語(yǔ)言要素常量數(shù)據(jù)類型參數(shù)

5、向量運(yùn)算符【教學(xué)重點(diǎn)及難點(diǎn)】 Verilog HDL語(yǔ)言的語(yǔ)法要素?！净疽蟆苛私釼erilog HDL語(yǔ)言的各語(yǔ)法要素；了解Verilog HDL運(yùn)算符的先后順序；【培養(yǎng)能力】掌握Verilog HDL語(yǔ)言的各語(yǔ)法要素；第6章：Verilog HDL行為語(yǔ)句（6學(xué)時(shí)）【教學(xué)內(nèi)容】本章主要講述了Verilog HDL的行為語(yǔ)句。過(guò)程語(yǔ)句塊語(yǔ)句 賦值語(yǔ)句條件語(yǔ)句循環(huán)語(yǔ)句編譯指示語(yǔ)句任務(wù)與函數(shù)順序執(zhí)行與并發(fā)執(zhí)行【教學(xué)重點(diǎn)及難點(diǎn)】 Verilog HDL各行為語(yǔ)句的應(yīng)用?！净疽蟆苛私釼erilog HDL各行為語(yǔ)句的特點(diǎn)；掌握Verilog HDL各行為語(yǔ)句的應(yīng)用；【培養(yǎng)能力】掌握Verilo

6、g HDL各行為語(yǔ)句的應(yīng)用，會(huì)用行為語(yǔ)句編寫Verilog HDL程序；第7章：數(shù)字設(shè)計(jì)的層次與風(fēng)格（4學(xué)時(shí)）【教學(xué)內(nèi)容】本章主要講述了應(yīng)用Verilog HDL語(yǔ)句設(shè)計(jì)程序的層次與風(fēng)格。數(shù)字設(shè)計(jì)的層次結(jié)構(gòu)描述行為描述數(shù)據(jù)流描述不同描述風(fēng)格的設(shè)計(jì)基本組合電路的設(shè)計(jì)基本時(shí)序電路的設(shè)計(jì)【教學(xué)重點(diǎn)及難點(diǎn)】 應(yīng)用Verilog HDL語(yǔ)句設(shè)計(jì)電路的風(fēng)格?！净疽蟆苛私饨Y(jié)構(gòu)描述、行為描述、數(shù)據(jù)流描述的特點(diǎn)；掌握組合電路和時(shí)序電路的設(shè)計(jì)方法；了解不同描述風(fēng)格的設(shè)計(jì)；【培養(yǎng)能力】掌握應(yīng)用Verilog HDL語(yǔ)言進(jìn)行電路設(shè)計(jì)的方法；第8章：Verilog 有限狀態(tài)機(jī)設(shè)計(jì)（2學(xué)時(shí)）【教學(xué)內(nèi)容】本章主要講述了

7、有限狀態(tài)機(jī)的設(shè)計(jì)方法。有限狀態(tài)機(jī)有限狀態(tài)機(jī)的Verilog描述狀態(tài)編碼有限狀態(tài)機(jī)設(shè)計(jì)要點(diǎn)【教學(xué)重點(diǎn)及難點(diǎn)】 有限狀態(tài)機(jī)的設(shè)計(jì)描述。【基本要求】了解有限狀態(tài)機(jī)設(shè)計(jì)的方式；掌握如何應(yīng)用有限狀態(tài)機(jī)設(shè)計(jì)出具體的應(yīng)用電路；【培養(yǎng)能力】掌握有限狀態(tài)機(jī)的設(shè)計(jì)方法；第9章：Verilog HDL設(shè)計(jì)進(jìn)階（8學(xué)時(shí)）【教學(xué)內(nèi)容】本章主要講述了一些典型電路的設(shè)計(jì)。【教學(xué)重點(diǎn)及難點(diǎn)】 復(fù)雜電路的Verilog HDL語(yǔ)言設(shè)計(jì)方法。加法器設(shè)計(jì)乘法器設(shè)計(jì)乘累加器設(shè)計(jì)數(shù)字跑表數(shù)字頻率計(jì)交通燈控制器樂(lè)曲演奏電路實(shí)用多功能數(shù)字鐘【基本要求】了解不同的電路設(shè)計(jì)的方法；掌握一些典型電路的設(shè)計(jì)；【培養(yǎng)能力】掌握復(fù)雜電路的設(shè)計(jì)；第10章：數(shù)字設(shè)計(jì)的優(yōu)化（4學(xué)時(shí)）【教學(xué)內(nèi)容】本章主要講述了數(shù)字設(shè)計(jì)的優(yōu)化方法。設(shè)計(jì)的可綜合性流水線設(shè)計(jì)技術(shù)資源共享有限狀態(tài)機(jī)設(shè)計(jì)多層次結(jié)構(gòu)電路的設(shè)計(jì)進(jìn)程阻塞賦值和非阻塞賦值FPGA設(shè)計(jì)中毛刺的消除【教學(xué)重點(diǎn)及難點(diǎn)】 重點(diǎn)是如何進(jìn)行設(shè)計(jì)優(yōu)化；難點(diǎn)是阻塞賦值和非阻塞賦值。【基本要求】了解如何進(jìn)行設(shè)計(jì)優(yōu)化；【培養(yǎng)能力】掌握優(yōu)化設(shè)計(jì)的方法；教學(xué)設(shè)備和措施硬件：IBM及兼容機(jī) P3800以上EDA實(shí)驗(yàn)箱操作系統(tǒng)：WINDOWS XP教學(xué)軟件：Quartus II課程考核與評(píng)估課程結(jié)業(yè)考試采用閉卷考試，考試成績(jī)占總成績(jī)的50實(shí)驗(yàn)成績(jī)占總成績(jī)的30平時(shí)成績(jī)占總成績(jī)的20附