數(shù)字邏輯電路第六章cpld實驗_第1頁
數(shù)字邏輯電路第六章cpld實驗_第2頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、/4位二進(jìn)制可逆計數(shù)器 異步清零Counter_UandD.vmodule Counter_UandD(Q,Co,Bo,nCR,CP,S1,S0,Din); parameter Width=4;input nCR,CP;inputWidth-1:0Din;input S1,S0;outputWidth-1:0 Q; reg Width-1:0 Q; output Co,Bo;wire Co,Bo;always(posedge CP or negedge nCR)begin if(nCR) Q=4b0;else case(S1,S0) 2b00:Q=Din;2b01:Q=Q+1;2b10:Q=Q

2、-1;2b11:Q=Q;endcaseendassign Co=&Q;/當(dāng)狀態(tài)全為1時，Co=1;當(dāng)狀態(tài)全為0時，Bo=1assign Bo=|Q;endmoduleVar_Counter.v/變模計數(shù)器module Var_Counter(CP,nCR,EN,S,T,Q); input CP,nCR,EN,S,T;output3:0 Q;reg3:0 Q;always(posedge CP or negedge nCR)begin if(nCR) Q=4d4) Q=4d0;/M=5 else Q=4d7) Q=4d0;/M=8 else Q=4d9) Q=4d0;/M=10 else Q=4

3、d11) Q=4d0;/M=12 else Q=Q+1d1; endcase end else Q=Q; /EN=0時，保持狀態(tài)不變。endendmoduleseqdetector.v/ 0101序列檢測器module seqdetector(Sin,CP,CR,Out); input Sin,CP,CR; output Out; reg Out; reg1:0 current_state,next_state; 。/reg類型數(shù)據(jù)的缺省初始值為不定值x。 parameter S0=2b00,S1=2b01,S2=2b10,S3=2b11; /狀態(tài)分配 always(posedge CP) begin if(CR) current_state=S0; /同步清零，置初態(tài) else current_state9)|(B9) begin S=5d0;ERR=1b1;end else begin S=A+B+CI; ERR=1b0; end always(S or ERR) case(ERR) 1b0:if(S=4d10) begin SumH=4d0;SumL=S3:0;end else begin SumH=4d1;Su

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論