北郵數(shù)字邏輯期中試題及參考

1、北京郵電大學(xué)數(shù)字電路與邏輯設(shè)計期中考試一試題班級姓名班內(nèi)序號題號一二三四五六七八總成績分?jǐn)?shù)201210101020108得分注意：所有答案（包含選擇題和計算題）一律寫在試卷紙上，假如卷面地點不夠，請寫在試卷的背后，不然不計成績。一、（每題1分，共20分）判斷（填或）、單項選擇題（請先在本試卷上答題以后，將所有答案匯總到此題末端的表格中。）1ECL邏輯門與TTL門對比，主要長處是抗擾亂能力強。（）2CMOS門電路在使用時同意輸入端懸空，而且懸空的輸入端相當(dāng)于輸入邏輯“1”。()3.若對4位二進制碼(B3B2B1B0)進行奇校驗編碼，則校驗位C=B3B2B1B01（。）4.依據(jù)表1-1，用CMOS

2、4000系列的邏輯門驅(qū)動TTL74系列的邏輯門，驅(qū)動門與負(fù)載門之間的電平般配不存在問題（）依據(jù)表1-1，用CMOS4000系列的邏輯門驅(qū)動TTL74系列的邏輯門，驅(qū)動門與負(fù)載門之間的電流驅(qū)動能力不存在問題（）表1-1常用的TTL和CMOS門的典型參數(shù)6當(dāng)ij時，必有兩個最小項之和mi+mj0。（）CMOS門電路的靜態(tài)功耗很低，但在輸入信號動向變換時會有較大的電流，工作頻次越高，靜態(tài)功耗越大。（）邏輯函數(shù)的表達式是不獨一的，但其標(biāo)準(zhǔn)的最小項之和的表達式是獨一的。（）9用數(shù)據(jù)分派器加上門電路能夠?qū)崿F(xiàn)隨意的邏輯函數(shù)。（）10.格雷BCD碼擁有單位距離特征（隨意兩個相鄰的編碼之間僅有一位不一樣）且是無

3、權(quán)代碼。（）11對于函數(shù)FACBCDABgC，以下說法中正確的有B。A.不存在冒險；B.存在靜態(tài)邏輯冒險，需要加冗余項ABD和ACD進行除去；C.存在靜態(tài)功能冒險，需要加冗余項ABD和ACD進行除去；當(dāng)輸入ABCD從00010100變化時存在靜態(tài)邏輯冒險。12.邏輯函數(shù)F=AB和G=AB知足關(guān)系D。A.FGB.FG0C.FgG1D.FGe013.若邏輯函數(shù)F(A,B,C)m(1,2,3,6),G(A,B,C)m(0,2,3,4,5,7),則F?GA。A.m2m3B.1C.ABD.AB14.若干個擁有三態(tài)輸出的電路輸出端接到一點工作時，一定保證B。A.任何時刻最多只好有一個電路處于高阻態(tài)，其他應(yīng)

4、處于工作態(tài)。B.任何時刻最多只好有一個電路處于工作態(tài)，其他應(yīng)處于高阻態(tài)。C.任何時刻起碼有一個電路處于高阻態(tài)，其他應(yīng)處于工作態(tài)。D.任何時刻起碼有一個電路處于工作態(tài)，其他應(yīng)處于高阻態(tài)。15能夠用來傳輸連續(xù)變化的模擬信號的電路是D。A.三態(tài)輸出的門電路。；B.漏極開路的CMOS門電路；C.ECL門電路；D.CMOS傳輸門邏輯表達式F(ABC)DEB的對偶式為B。16AF(ABC)DEBC.F(AB)CDEBB.D.F(ABCD)EBF(ABC)DEB17以下說法中正確的選項是D。A三態(tài)門的輸出端能夠直接并聯(lián)，實現(xiàn)線或邏輯功能。OC門的輸出端能夠直接并聯(lián)，實現(xiàn)線或邏輯功能。COD門的輸出端能夠直接

5、并聯(lián)，實現(xiàn)線或邏輯功能。DECL門的輸出端能夠直接并聯(lián)，實現(xiàn)線或邏輯功能。18某集成電路芯片，查手冊知其最大輸出低電平UOLmax=，最大輸入低電平UILmax=，最小輸出高電平UOHmin=，最小輸入高電平限UNL和高電平噪聲容限UNH分別是C。UIHmin=，則其低電平噪聲容A.、C.、19以下說法中不屬于組合電路的特色的是C。組合電路由邏輯門組成；組合電路不含記憶儲存單元；組合電路的輸出到輸入有反應(yīng)回路；D.任何時刻組合電路的輸出只與當(dāng)時的輸入相關(guān)，而與電經(jīng)過去的輸入沒關(guān)。20在圖1-1的CMOS門電路中，輸出為高電平的有D。1=1F11&F21&F41&F30DD1EN5KVA.B.C

6、.D.圖1-1答案匯總：1234567891011121314151617181920BDABDBDCCD二、（共12分）器件的內(nèi)部電路如圖2-1所示，A，B為輸入，F(xiàn)為輸出。（1），寫出L、M、N、O、F點與輸入A、B間的相對邏輯關(guān)系表達式。（2），畫出該器件的符號。解：（1）L=ABM=CDR1AR2R4VCCNABCDNT3LAT1AOABCDBT2AT2BD3D1D1FR1BCMOT4T1BDR3DD22FNOABCD（10分）圖2-12）（2分）三、（10分)請用最少的或非門設(shè)計一個檢出8421BCD碼能被4整除的邏輯電路（輸入變量為ABCD，且供給反變量）：（1）依據(jù)功能需求達成表

7、3-1真值表的填寫；（2）并寫出該函數(shù)的標(biāo)準(zhǔn)與或表達式（使用；F形式）；3）將真值表填入圖3-1的卡諾圖，并用卡諾圖法簡化為最簡或與式；4）用或非門實現(xiàn)該函數(shù)，畫出邏輯圖。表3-1輸入輸出ABCDFABCD0001111000011110圖3-1解：真值表（2分）輸入輸出ABCDF00001000100010000110010010101001100011101000110010101010111100110111101111Fm(0,4,8)(10,11,12,13,14,15)（2分）ABCD000111100011101000110010002分）FDC（2分）CD1F（2分）四、（10

8、分）請用代數(shù)法化簡函數(shù)FABAB(ABDCDEeF)為最簡與或表達式，畫出實現(xiàn)此邏輯函數(shù)的最簡CMOS電路。解：FABAB(ABDCDEeF)ABABAB(ABDCDEeF)BABABAB（化簡8分，圖2分）五、（10分）TTL門組成的電路如圖5-1所示，請給電阻RL選擇適合的阻值。已知OC門輸出管截止時的漏電流為IOH=200A，OC門輸出管導(dǎo)通時同意的最大負(fù)載電流為IOLmax；負(fù)載門的低電平輸入電流為IL，高電平輸入電流為IIH=16mA門的輸出高電平I=1mA，CC，要求OCOH，輸出低電平VOL。=40AV=5VVVCC解：RLG1VCCVOHminVVAG3RL&nIOHmIIHR

9、LCCOL&IOLmaxmIILBF“1”n=2m=7m=4G2G4RLVCCVOHmin532.94KC&DnIOHmIIH20.270.04G5RLVCCVOL50.40.38K1IOLmaxmIIL1641圖5-1（5分/個）六、（20分）求函數(shù)F=（A+B）（B+C）（A+C）的標(biāo)準(zhǔn)與或表達式，并分別用譯碼器74LS138（輸出低電平有效，功能表見6-1）、數(shù)據(jù)選擇器75LS153（功能表見6-2）、數(shù)據(jù)分派器74LS155（功能表見6-3）和最少的門電路實現(xiàn)此函數(shù)（輸入不供給反變量，在圖6-1所給的符號圖上達成)。表6-174LS138功能表表6-274LS153功能表SASBSCA

10、2A1A0Y0YY2Y3YY5Y6Y7A1A0Y14STD3-D00111111111111111111010000011111111000110111111000D3-D0D01001011011111001D3-D0D11001111101111010D3-D0D21010011110111011D3-D0D3101011111101110110111111011011111111110表6-374LS155功能表1ST1A01F01F11F21F32STA1A02F02F12F22F3A01111111111001D1110002D11110111D1100112D11110111D10

11、10112D11111111D0111112DY0Y1Y2Y34Y5Y6Y7Y74LS138&ENA0ASCA1SASB2CBAA0A1BY1Y274LS153T0123T0D1D23SDDDDSDD11111222221F01F11F21F32F02F12F22F374LS155A0A11ST1D2ST2DB圖6-1解：F=（A+B）（B+C）（A+C）ABCABCABCABC=m（3，5，6，7）（2分）FF&F1F01F11F21F32F02F12F22F3YY1274LS155Y0Y1Y2Y3Y4Y5Y6Y774LS153A0A11ST2ST2D74LS138ENT0123T01231

12、DADDDDSDDDDA1S111122222A&SA01A0A1SBSC002CBCB00AA11ACBA100（18分）七、（10分）邏輯函數(shù)F(A,B,C,D)ABDACDABCD。已知該函數(shù)的拘束條件為ABCABCD0，（1）將邏輯函數(shù)及拘束條件填入圖7-1，利用卡諾圖將函數(shù)化簡為最簡與或表達式；（2）將邏輯函數(shù)及拘束條件填入圖7-2，利用卡諾圖簡化為最簡與或非表達式。AB00011110ABCDCD000111100000010111111010圖7-1圖7-2解：（1）AB011110CD00001010100110000101100（2分）ADBCD（3分）（2）AB00011110CD001010100110000101100（2分）FABACD（3分）八、（8分）由四位數(shù)碼比較器7485(功能表見表8-1)和四位加法器74283組成的電路如圖8-1所示，若輸入為2421BCD碼，（1）在真值表8-2中達成輸出的填寫；（2）說明該電路達成什么編碼的變換。表8-17485的功能表比較輸入級聯(lián)輸入輸出a3b3a2b2a1b1a0b0GSEABAb3100a3b2100a3=b3a2b1100a3=b3a2=b2a1b0100a3=b3a2=b2a1=b1a0BI0A00A=B