實驗5-利用計數(shù)器設(shè)計多功能數(shù)字鐘161華科數(shù)字電路課件

1、電子線路設(shè)計與測試2010年11月計數(shù)、譯碼、顯示與簡易數(shù)字鐘 一、實驗目的 掌握譯碼、顯示電路的構(gòu)成及使用方法； 進一步熟悉計數(shù)器輸出波形的測試方法； 掌握40161的邏輯功能及使用方法； 學習數(shù)字電路系統(tǒng)設(shè)計、組裝與調(diào)試的方法。二、實驗任務：已知條件1Hz信號由555構(gòu)成的多諧振蕩器產(chǎn)生1KHz信號由信號源產(chǎn)生，并經(jīng)二分頻產(chǎn)生500Hz信號基本功能具有“秒”、“分”、“時”計時功能，小時按24小時制計時。具有校時功能，能對“分”和“小時”進行調(diào)整。擴展功能仿廣播電臺正點報時。在59分51秒、53秒、55秒、57秒發(fā)出低音512Hz信號，在59分59秒時發(fā)出一次高音1024Hz信號，音響持續(xù)

2、1秒鐘，在1024Hz音響結(jié)束時刻為整點。 定時控制，其時間自定；三、數(shù)字鐘設(shè)計分析-功能框圖數(shù)字鐘電路系統(tǒng)由主體電路和擴展電路兩大部分所組成 秒計數(shù)器計滿60后向分計數(shù)器進位 分計數(shù)器計滿60后向小時計數(shù)器進位 小時計數(shù)器按照“24進制”規(guī)律計數(shù) 計數(shù)器的輸出經(jīng)譯碼器送顯示器 基本功能數(shù)字鐘模塊劃分（計數(shù)部分）時分秒計數(shù)器的設(shè)計 分和秒計數(shù)器都是模M=60的計數(shù)器 其計數(shù)規(guī)律為0001585900 時計數(shù)器是一個24進制計數(shù)器 即當數(shù)字鐘運行到23時59分59秒時，秒的個位計數(shù)器再輸入一個秒脈沖時，數(shù)字鐘應自動顯示為00時00分00秒。三、計數(shù)器40161的邏輯功能及其應用4位二進制同步加(

3、遞增)計數(shù)器表5.18.4 CC40161功能表 1. 40161的邏輯功能:清零使能數(shù)據(jù)輸入置數(shù)進位置數(shù)ET=ETT&ETPCO=Q3Q2Q1Q0ETCP操作狀態(tài) 0 x x x 異步清零 1 0 x 同步預置 1 1 0 保持 1 1 1 計數(shù)1. 40161的時序波形圖2. 構(gòu)成任意進制計數(shù)器的方法 利用同步預置清零利用異步清零優(yōu)點：清零可靠輸出沒有毛刺3. 構(gòu)成多位計數(shù)器的級聯(lián)方法串行進位（異步）優(yōu)點：簡單；缺點：速度較慢六十進制計數(shù)器:出現(xiàn)競爭冒險的可能性較大六十進制計數(shù)器并行進位（同步）優(yōu)點：速度較快；缺點：較復雜。3. 構(gòu)成多位計數(shù)器的級聯(lián)方法1. 振蕩器的設(shè)計 振蕩器是數(shù)字鐘的

4、核心。振蕩器的穩(wěn)定度及頻率的精確度決定了數(shù)字鐘計時的準確程度，通常選用石英晶體構(gòu)成振蕩器電路。一般來說，振蕩器的頻率越高，計時精度越高。 如圖所示為電子手表集成電路（如5C702）中的晶體振蕩器電路，常取晶振的頻率為32768Hz，因其內(nèi)部有15級2分頻集成電路，所以輸出端正好可得到1Hz的標準脈沖 1. 振蕩器的設(shè)計 如果精度要求不高也可以采用第二章介紹的由集成邏輯門與RC組成的時鐘源振蕩器或由集成電路定時器555與RC組成的多諧振蕩器。這里設(shè)振蕩頻率fo =103Hz 2. 分頻器的設(shè)計 分頻器的功能主要有兩個 產(chǎn)生標準秒脈沖信號 提供功能擴展電路所需要的信號，如仿電臺報時用的1kHz的高

5、音頻信號和500Hz的低音頻信號等 選用3片中規(guī)模集成電路計數(shù)器74LS90可以完成上述功能因每片為1/10分頻，3片級聯(lián)則可獲得所需要的頻率信號 即第1片的Q0端輸出頻率為500Hz，第2片的Q3端輸出為10Hz，第3片的Q3端輸出為1Hz3. 時分秒計數(shù)器的設(shè)計 分和秒計數(shù)器都是模M=60的計數(shù)器 其計數(shù)規(guī)律為0001585900 用兩片74LS161分別做作十位計數(shù)器（六進制）和個位計數(shù)器（十進制），再將它們級聯(lián)組成模數(shù)M=60的計數(shù)器 時計數(shù)器是一個“24翻1”的特殊進制計數(shù)器 即當數(shù)字鐘運行到23時59分59秒時，秒的個位計數(shù)器再輸入一個秒脈沖時，數(shù)字鐘應自動顯示為00時00分00秒

6、，實現(xiàn)日常生活中習慣用的計時規(guī)律 4. 校時電路的設(shè)計 當數(shù)字鐘接通電源或者計時出現(xiàn)誤差時，需要校正時間（或稱校時）校時是數(shù)字鐘應具備的基本功能。一般電子手表都具有時、分、秒等校時功能 為使電路簡單，這里只進行分和小時的校時 對校時電路的要求是 在小時校正時不影響分和秒的正常計數(shù)在分校正時不影響秒和小時的正常計數(shù) 校時方式有“快校時”和“慢校時”兩種 “快校時”是，通過開關(guān)控制，使計數(shù)器對1Hz的校時脈沖計數(shù) “慢校時”是用手動產(chǎn)生單脈沖作校時脈沖 S1為校“分”用的控制開關(guān) S2為?！皶r”用的控制開關(guān) 校時脈沖采用分頻器輸出的1Hz脈沖 當S1或S2分別為“0”時可進行“快校時” 需要注意的

7、是，校時電路是由與非門構(gòu)成的組合邏輯電路，開關(guān)S1或S2為“0”或“1”時，可能會產(chǎn)生抖動，接電容C1、C2可以緩解抖動。必要時還應將其改為去抖動開關(guān)電路5. 主體電路的裝調(diào) 由數(shù)字鐘系統(tǒng)組成框圖按照信號的流向分級安裝，逐級級聯(lián)，這里的每一級是指組成數(shù)字鐘的各功能電路 級聯(lián)時如果出現(xiàn)時序配合不同步，或尖峰脈沖干擾，引起邏輯混亂，可以增加多級邏輯門來延時 如果顯示字符變化很快，模糊不清，可能是由于電源電流的跳變引起的，可在集成電路器件的電源端VCC加退耦濾波電容。通常用幾十微法的大電容與F的小電容相并聯(lián) 經(jīng)過聯(lián)調(diào)并糾正設(shè)計方案中的錯誤和不足之處后，再測試電路的邏輯功能是否滿足設(shè)計要求。最后畫出滿

8、足設(shè)計要求的總體邏輯電路圖，如圖所示 如果因?qū)嶒炂鞑挠邢?，則其中秒計數(shù)器的個位和時計數(shù)器的十位可以采用發(fā)光二極管指示，因而可以省去2片譯碼器和2片數(shù)碼顯示器 除了振蕩和譯碼顯示部分外，其它各功能都可以用GAL16V8來實現(xiàn)。四、功能擴展電路的設(shè)計 定時控制電路的設(shè)計 仿廣播電臺正點報時電路的設(shè)計 報整點時數(shù)電路的設(shè)計 觸摸報整點時數(shù)電路的設(shè)計 定時控制電路的設(shè)計仿廣播電臺正點報時電路的設(shè)計報整點時數(shù)電路的設(shè)計觸摸報整點時數(shù)電路的設(shè)計1. 定時控制電路的設(shè)計 數(shù)字鐘在指定的時刻發(fā)出信號，或驅(qū)動音響電路“鬧時”；或?qū)δ逞b置的電源進行接通或斷開“控制”。 不管是鬧時還是控制，都要求時間準確，即信號的

9、開始時刻與持續(xù)時間必須滿足規(guī)定的要求。 例 要求上午7時59分發(fā)出鬧時信號，持續(xù)時間為1分鐘。 解 7時59分對應數(shù)字鐘的時個位計數(shù)器的狀態(tài)為(Q3Q 2Q 1Q 0)H1=0111，分十位計數(shù)器的狀態(tài)為(Q3Q2Q1Q0)M2=0101，分個位計數(shù)器的狀態(tài)為(Q3Q2Q1Q0)M1=1001。若將上述計數(shù)器輸出為“1”的所有輸出端經(jīng)過與門電路去控制音響電路，可以使音響電路正好在7點59分響，持續(xù)1分鐘后（即8點時）停響。1. 定時控制電路的設(shè)計所以鬧時控制信號Z的表達式為 式中，M為上午的信號輸出，要求M=1 如果用與非門實現(xiàn)上式所表示的邏輯功能，則可以將Z進行布爾代數(shù)變換，即 實現(xiàn)上式的邏

10、輯電路如圖所示，其中74LS20為4輸入二與非門，74LS03為集電極開路（OC門）的2輸入四與非門 因OC門的輸出端可以進行“線與”，使用時在它們的輸出端與電源+5V端之間應接一電阻RL，RL的值可由式(2-3-8)、(2-3-9)計算，取RL=3.3k。如果控制1kHz高音和驅(qū)動音響電路的兩級與非門也采用OC門，則RL的值應重新計算 由圖可見上午7點59分時,音響電路的晶體管導通,則揚聲器發(fā)出1kHz的聲音。持續(xù)1分鐘到8點整晶體管因輸入端為“0”而截止,電路停鬧。 2. 仿廣播電臺正點報時電路的設(shè)計 仿廣播電臺正點報時電路的功能要求是：每當數(shù)字鐘計時快要到正點時發(fā)出聲響;通常按照4低音1

11、高音的順序發(fā)出間斷聲響;以最后一聲高音結(jié)束的時刻為正點時刻。表5.5.2 秒個位計數(shù)器的狀態(tài)CP(秒)Q3S1Q2S1Q1S1Q0S1功 能500000510001鳴低音520010停530011鳴低音540100停550101鳴低音560110停570111鳴低音581000停591001鳴高音000000停 設(shè)4聲低音（約500Hz）分別發(fā)生在59分51秒、53秒、55秒及57秒，最后一聲高音（約1kHz）發(fā)生在59分59秒，它們的持續(xù)時間均為1秒。由表可得 2. 仿廣播電臺正點報時電路的設(shè)計只有當 分十位的Q2M2Q0M2=11 分個位的Q3M1Q0M1=11 秒十位的Q2S2Q0S2=

12、11秒個位的Q0S1=1時 音響電路才能工作 這里采用的都是TTL與非門，如果用其它器件，則報時電路還會簡單一些。 3. 報整點時數(shù)電路的設(shè)計 報整點時數(shù)電路的功能是：每當數(shù)字鐘計時到整點時發(fā)出音響，且?guī)c響幾聲。實現(xiàn)這一功能的電路主要由以下幾部分組成： 減法計數(shù)器 完成幾點響幾聲的功能。即從小時計數(shù)器的整點開始進行減法計數(shù)，直到零為止。 編碼器將小時計數(shù)器的5個輸出端Q4、Q3、Q2、Q1、Q0按照“12翻1”的編碼要求轉(zhuǎn)換為減法計數(shù)器的4個輸入端D3、D2、D1、D0所需的BCD碼。 邏輯控制電路 控制減法計數(shù)器的清“0”與置數(shù)?？刂埔繇戨娐返妮斎胄盘枴?3. 報整點時數(shù)電路-減法計數(shù)器

13、減法計數(shù)器選用74LS191，各控制端的作用如下: 為置數(shù)端。當 =0時將小時計數(shù)器的輸出經(jīng)數(shù) 據(jù)輸入端D0D1D2D3的數(shù)據(jù)置入。為溢出負脈沖輸出端。當減計數(shù)到“0”時， 輸出一個負脈沖。 為加/減控制器。 =1時減法計數(shù)。 CPA為減法計數(shù)脈沖，兼作音響電路的控制脈沖。 3. 報整點時數(shù)電路-編碼器 分進位脈沖 小時計數(shù)器輸出 減法計數(shù)器輸入 CPQ4Q3Q2Q1Q0D3D2D1D0100001000120001000103000110011400100010050010101016001100110700111011180100010009010011001101000010101110

14、001101112100101100 編碼器是由與非門實現(xiàn)的組合邏輯電路，其輸出端的邏輯表達式由5變量的卡諾圖可得： D1的邏輯表達式 如果用與非門實現(xiàn)上式，則 D2的邏輯表達式 D0、D3的邏輯表達式分別為 3. 報整點時數(shù)電路-邏輯控制電路 邏輯控制電路由D觸發(fā)器74LS74與多級與非門組成 接通電源后按觸發(fā)開關(guān)S，使D觸發(fā)器清“0”，即1Q=0。該清“0”脈沖有兩個作用 其一，使74LS191的置數(shù)端，即將此時對應的小時計數(shù)器輸出的整點時數(shù)置入74LS191； 其二，封鎖1kHz的音頻信號，使音響電路無輸入脈沖。 當分十位計數(shù)器的進位脈沖Q2M2的下降沿來到時，經(jīng)G1反相，小時計數(shù)器加1

15、。新的小時數(shù)置入74LS191。 Q2M2的下降沿同時又使74LS74的狀態(tài)翻轉(zhuǎn)，1Q經(jīng)G3、G4延時后使 此時74LS191進行減法計數(shù)，計數(shù)脈沖由CP0提供。 CP0=1時音響電路發(fā)出1kHz聲音，CP0=0時停響。 當減法計數(shù)到0時，使D觸發(fā)器的1CP=0，但觸發(fā)器狀態(tài)不變。 當 時，因O2M2仍為0，CP=1，使D觸發(fā)器翻轉(zhuǎn)復“0”，74LS191又回到置數(shù)狀態(tài)，直到下一個Q2M2的下降沿來到 如果出現(xiàn)某些整點數(shù)不準確，其主要原因是邏輯控制電路中的與非門延時時間不夠，產(chǎn)生了競爭冒險現(xiàn)象，可以適當增加與非門的級數(shù)或接入小電容進行濾波。 4. 觸摸報整點時數(shù)電路的設(shè)計 在有些場合（如夜間）

16、，不便于直接看顯示時間，希望數(shù)字鐘有觸摸報時功能。即觸摸數(shù)字鐘的某端，能夠報當時的整點時數(shù)。 根據(jù)功能要求，不難設(shè)想在圖所示電路的基礎(chǔ)上，增加一觸發(fā)脈沖控制電路，或?qū)D所示的電路的自動報時改為觸摸報時電路即可。 產(chǎn)生觸摸控制脈沖的電路有單次脈沖產(chǎn)生器，555集成電路定時器，單穩(wěn)態(tài)觸發(fā)器等，這些電路已在第二章中介紹過。 Pin AssignmentsTop ViewSegment IdentificationDisplay:燈測試滅燈鎖存A3 A0 A1 A2 譯碼器CD4511BC四、譯碼顯示電路的構(gòu)成BCD-to-7 Segment Latch/Decoder/Driver與74LS48管腳基本兼容*Depends upon the BCD code applied during the 0 to 1 transit