POWERPCB內(nèi)層分割實(shí)例解析

HYPERLINK""POWERPCB內(nèi)層分割實(shí)例（文中圖形可以擴(kuò)大觀看）一設(shè)置好內(nèi)層屬性整個(gè)內(nèi)層如果為同一網(wǎng)絡(luò)請(qǐng)選擇CAMPLANE，只能選擇一個(gè)網(wǎng)絡(luò)名。要分成幾個(gè)網(wǎng)絡(luò)則選擇SPLIT/MIXE…（分割），可選擇多個(gè)網(wǎng)絡(luò)名。二、單擊右側(cè)的ASSIGN增加分割網(wǎng)絡(luò)名完成后按OK。三、再按OK退出層設(shè)置對(duì)話框。四、按CTRL+ALT+N設(shè)置網(wǎng)絡(luò)顏色五、再放置分割區(qū)域（注意，一個(gè)分割網(wǎng)絡(luò)區(qū)域不能包含或包含于另一個(gè)分割網(wǎng)絡(luò)）六、完成后如下圖七、侵害灌水按TOOLS菜單，選擇POURMANAGER….按關(guān)閉鈕確認(rèn)，并退出對(duì)話框即可。是不是大功告成？POWERPCB的圖層設(shè)置及內(nèi)層分割方法

看過上面的結(jié)構(gòu)圖以后應(yīng)該對(duì)POWER的圖層結(jié)構(gòu)已經(jīng)很清楚了，確定了要使用什么樣的圖層來完成設(shè)計(jì)，下一步就是添加電氣圖層的操作了。

下面以一塊四層板為例：

首先新建一個(gè)設(shè)計(jì)，導(dǎo)入網(wǎng)表，完成基本的布局，然后新增圖層SETUP-LAYERDEFINITION,在ELECTRICALLAYER區(qū)，點(diǎn)擊MODIFY,在彈出的窗口中輸入4，OK，OK。此時(shí)在TOP與BOT中間已經(jīng)有了兩個(gè)新電氣圖層，分別給這兩個(gè)圖層命名，并設(shè)置圖層類型。

把INNERLAYER2命名為GND，并設(shè)定為CAMPLANE，然后點(diǎn)擊右邊的ASSIGN分配網(wǎng)絡(luò)，因?yàn)檫@層是負(fù)片的整張銅皮，所以分配一個(gè)GND就可以，千萬不要分多了網(wǎng)絡(luò)！

把INNERLAYER3命名為POWER，并設(shè)定為SPLIT/MIXED（因?yàn)橛卸嘟M電源，所以要用到內(nèi)層分割），點(diǎn)擊ASSIGN，把需要走在內(nèi)層的電源網(wǎng)絡(luò)分配到右邊的ASSOCIATED窗口下（假設(shè)分配三個(gè)電源網(wǎng)絡(luò)）。

下一步進(jìn)行布線，把外層除了電源地以外的線路全部走完。電源地的網(wǎng)絡(luò)則直接打孔即可自動(dòng)連接到內(nèi)層（小技巧，先暫時(shí)把POWER層的類型定義為CAMPLANE，這樣凡是分配到內(nèi)層的電源網(wǎng)絡(luò)且打了過孔的線路系統(tǒng)都會(huì)認(rèn)為已經(jīng)連接，而自動(dòng)取消鼠線）。待所有布線都完成以后即可進(jìn)行內(nèi)層分割。

第一步是給網(wǎng)絡(luò)上色，以利于區(qū)分各個(gè)接點(diǎn)位置，按快捷鍵CTRL+SHIFT+N，指定網(wǎng)絡(luò)顏色（過程略）。

然后把POWER層的圖層屬性改回SPLIT/MIXED，再點(diǎn)擊DRAFTING-PLACEAREA，下一步即可繪制第一個(gè)電源網(wǎng)絡(luò)的鋪銅。

1號(hào)網(wǎng)絡(luò)（黃色）：第一個(gè)網(wǎng)絡(luò)要鋪滿整個(gè)板面，然后指定為連接面積最大，數(shù)量最多的那個(gè)網(wǎng)絡(luò)名稱。

2號(hào)網(wǎng)絡(luò)（綠色）：下面進(jìn)行第二個(gè)網(wǎng)絡(luò)，注意因?yàn)檫@一網(wǎng)絡(luò)位于整個(gè)板子的中部，所以我們要在已經(jīng)鋪好的大銅面上切出一塊來作為新的網(wǎng)絡(luò)。還是點(diǎn)擊PLACEAREA，然后按照顏色指示繪制切割區(qū)域，當(dāng)雙擊鼠標(biāo)完成切割的時(shí)候，系統(tǒng)會(huì)自動(dòng)出現(xiàn)當(dāng)前所切割網(wǎng)絡(luò)（1）與當(dāng)前網(wǎng)絡(luò)（2）的的區(qū)域隔離線（由于是用正片鋪銅的方式做切割，所以不能象負(fù)片做切割那樣用一條正性線來完成大銅面的分割）。同時(shí)分配該網(wǎng)絡(luò)名稱。

3號(hào)網(wǎng)絡(luò)（紅色）：下面第三個(gè)網(wǎng)絡(luò)，由于此網(wǎng)絡(luò)較靠近板邊，所以我們還可以用另外一個(gè)命令來做。點(diǎn)擊DRAFTING-AUTOPLANESEPARATE，然后從板邊開始畫起，把需要的接點(diǎn)包圍以后再回到板邊，雙擊鼠標(biāo)即可完成。同時(shí)也會(huì)自動(dòng)出現(xiàn)隔離帶，并彈出一個(gè)網(wǎng)絡(luò)分配窗口，注意此窗口需要連續(xù)分配兩個(gè)網(wǎng)絡(luò)，一個(gè)是你剛剛切割出來的網(wǎng)絡(luò)，一個(gè)是剩余區(qū)域的網(wǎng)絡(luò)（會(huì)有高亮顯示）。

至此已基本完成整個(gè)布線工作，最后用POURMANAGER-PLANECONNECT進(jìn)行灌銅，即可出現(xiàn)效果。看到很多網(wǎng)友提出的關(guān)于POWERPCB內(nèi)層正負(fù)片設(shè)置和內(nèi)電層分割以及鋪銅方面的問題。今天抽空把這些東西聯(lián)系在一起集中說明一下。時(shí)間倉促，如有錯(cuò)誤疏漏指出還請(qǐng)多加指正！一、POWERPCB的圖層與PROTEL的異同

我們做設(shè)計(jì)的有很多都不止用一個(gè)軟件，由于PROTEL上手容易的特點(diǎn)，很多朋友都是先學(xué)的PROTEL后學(xué)的POWER，當(dāng)然也有很多是直接學(xué)習(xí)的POWER，還有的是兩個(gè)軟件一起用。由于這兩個(gè)軟件在圖層設(shè)置方面有些差異，初學(xué)者很容易發(fā)生混淆，所以先把它們放在一起比較一下。直接學(xué)習(xí)POWER的也可以看看，以便有一個(gè)參照。首先看看內(nèi)層的分類結(jié)構(gòu)圖

＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝

軟件名屬性層名用途

－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－

PROTEL:正片MIDLAYER純線路層

MIDLAYER混合電氣層（包含線路，大銅皮）

負(fù)片INTERNAL純負(fù)片（無分割，如GND）

INTERNAL帶內(nèi)層分割（最常見的多電源情況）

－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－

POWER:正片NOPLANE純線路層

NOPLANE混合電氣層（用鋪銅的方法COPPERPOUR）

SPLIT/MIXED混合電氣層（內(nèi)層分割層法PLACEAREA）

負(fù)片CAMPLANE純負(fù)片（無分割，如GND）

＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝從上圖可以看出，POWER與PROTEL的電氣圖層都可分為正負(fù)片兩種屬性，但是這兩種圖層屬性中包含的圖層類型卻不相同。PROTEL只有兩種圖層類型，分別對(duì)應(yīng)正負(fù)片屬性。而POWER則不同，POWER中的正片分為兩種類型，NOPLANE和SPLIT/MIXEDPROTEL中的負(fù)片可以使用內(nèi)電層分割，而POWER的負(fù)片只能是純負(fù)片（不能應(yīng)用內(nèi)電層分割，這一點(diǎn)不如PROTEL）。內(nèi)層分割必須使用正片來做。用SPLIT/MIXED層,也可用普通的正片(NOPLANE)＋鋪銅。也就是說，在POWERPCB中，不管用于電源的內(nèi)層分割還是混合電氣層，都要用正片來做，而普通的正片（NOPLANE)與專用混合電氣層（SPLIT/MIXED）的唯一區(qū)別就是鋪銅的方式不一樣！負(fù)片只能是單一的負(fù)片。（用2DLINE分割負(fù)片的方法，由于沒有網(wǎng)絡(luò)連接和設(shè)計(jì)規(guī)則的約束，容易出錯(cuò)，不推薦使用）這兩點(diǎn)是它們?cè)趫D層設(shè)置與內(nèi)層分割方面的主要區(qū)別。二、SPLIT/MIXED層的內(nèi)層分割與NOPLANE層的鋪銅之間的區(qū)別SPLIT/MIXED:必須使用內(nèi)層分割命令（PLACEAREA)，可自動(dòng)移除內(nèi)層獨(dú)立焊盤，可走線，可以方便的在大片銅皮上進(jìn)行其他網(wǎng)絡(luò)的分割，內(nèi)層分割的智能化較高。NOPLANEC層：必須使用鋪銅的命令(COPPERPOUR)，用法同外層線路，不會(huì)自動(dòng)移除獨(dú)立焊盤，可走線，不可以在大塊銅皮上進(jìn)行其他網(wǎng)絡(luò)的分割。也就是說不能出現(xiàn)大塊銅皮包圍小塊銅皮的現(xiàn)象。三、POWERPCB的圖層設(shè)置及內(nèi)層分割方法

看過上面的結(jié)構(gòu)圖以后應(yīng)該對(duì)POWER的圖層結(jié)構(gòu)已經(jīng)很清楚了，確定了要使用什么樣的圖層來完成設(shè)計(jì)，下一步就是添加電氣圖層的操作了。

下面以一塊四層板為例：

首先新建一個(gè)設(shè)計(jì)，導(dǎo)入網(wǎng)表，完成基本的布局，然后新增圖層SETUP-LAYERDEFINITION,在ELECTRICALLAYER區(qū)，點(diǎn)擊MODIFY,在彈出的窗口中輸入4，OK，OK。此時(shí)在TOP與BOT中間已經(jīng)有了兩個(gè)新電氣圖層，分別給這兩個(gè)圖層命名，并設(shè)置圖層類型。

把INNERLAYER2命名為GND，并設(shè)定為CAMPLANE，然后點(diǎn)擊右邊的ASSIGN分配網(wǎng)絡(luò)，因?yàn)檫@層是負(fù)片的整張銅皮，所以分配一個(gè)GND就可以，千萬不要分多了網(wǎng)絡(luò)！

把INNERLAYER3命名為POWER，并設(shè)定為SPLIT/MIXED（因?yàn)橛卸嘟M電源，所以要用到內(nèi)層分割），點(diǎn)擊ASSIGN，把需要走在內(nèi)層的電源網(wǎng)絡(luò)分配到右邊的ASSOCIATED窗口下（假設(shè)分配三個(gè)電源網(wǎng)絡(luò)）。

下一步進(jìn)行布線，把外層除了電源地以外的線路全部走完。電源地的網(wǎng)絡(luò)則直接打孔即可自動(dòng)連接到內(nèi)層（小技巧，先暫時(shí)把POWER層的類型定義為CAMPLANE，這樣凡是分配到內(nèi)層的電源網(wǎng)絡(luò)且打了過孔的線路系統(tǒng)都會(huì)認(rèn)為已經(jīng)連接，而自動(dòng)取消鼠線）。待所有布線都完成以后即可進(jìn)行內(nèi)層分割。

第一步是給網(wǎng)絡(luò)上色，以利于區(qū)分各個(gè)接點(diǎn)位置，按快捷鍵CTRL+SHIFT+N，指定網(wǎng)絡(luò)顏色（過程略）。然后把POWER層的圖層屬性改回SPLIT/MIXED，再點(diǎn)擊DRAFTING-PLACEAREA，下一步即可繪制第一個(gè)電源網(wǎng)絡(luò)的鋪銅。

1號(hào)網(wǎng)絡(luò)（黃色）：第一個(gè)網(wǎng)絡(luò)要鋪滿整個(gè)板面，然后指定為連接面積最大，數(shù)量最多的那個(gè)網(wǎng)絡(luò)名稱。

2號(hào)網(wǎng)絡(luò)（綠色）：下面進(jìn)行第二個(gè)網(wǎng)絡(luò)，注意因?yàn)檫@一網(wǎng)絡(luò)位于整個(gè)板子的中部，所以我們要在已經(jīng)鋪好的大銅面上切出一塊來作為新的網(wǎng)絡(luò)。還是點(diǎn)擊PLACEAREA，然后按照顏色指示繪制切割區(qū)域，當(dāng)雙擊鼠標(biāo)完成切割的時(shí)候，系統(tǒng)會(huì)自動(dòng)出現(xiàn)當(dāng)前所切割網(wǎng)絡(luò)（1）與當(dāng)前網(wǎng)絡(luò)（2）的的區(qū)域隔離線（由于是用正片鋪銅的方式做切割，所以不能象負(fù)片做切割那樣用一條正性線來完成大銅面的分割）。同時(shí)分配該網(wǎng)絡(luò)名稱。

3號(hào)網(wǎng)絡(luò)（紅色）：下面第三個(gè)網(wǎng)絡(luò)，由于此網(wǎng)絡(luò)較靠近板邊，所以我們還可以用另外一個(gè)命令來做。點(diǎn)擊DRAFTING-AUTOPLANESEPARATE，然后從板邊開始畫起，把需要的接點(diǎn)包圍以后再回到板邊，雙擊鼠標(biāo)即可完成。同時(shí)也會(huì)自動(dòng)出現(xiàn)隔離帶，并彈出一個(gè)網(wǎng)絡(luò)分配窗口，注意此窗口需要連續(xù)分配兩個(gè)網(wǎng)絡(luò)，一個(gè)是你剛剛切割出來的網(wǎng)絡(luò)，一個(gè)是剩余區(qū)域的網(wǎng)絡(luò)（會(huì)有高亮顯示）。至此已基本完成整個(gè)布線工作，最后用POURMANAGER-PLANECONNECT進(jìn)行灌銅，即可出現(xiàn)下圖的效果。

ORCAD傳遞分立器件Value值到PowerPCB的方法借助PCBNavigator，ORCAD與PowerPCB實(shí)現(xiàn)了很好的同步操作，但遺憾的是器件的Value值不能傳遞到PowerPCB，給人的感覺是ORCAD不如Powerlogic。經(jīng)本人的摸索，找到了一種非常簡(jiǎn)單的辦法，可以實(shí)現(xiàn)此功能。1.填寫ORCAD的封裝，即Footprint，此處必須填PowerPCB庫中的Decal，而不是Part。2.在Orcad的ProjectManager中啟動(dòng)PCBNavigator。在PCBNavigator中選擇菜單PCB－SetupforPCB：

其中有一項(xiàng)：

Map“Values”to“PCBFootprint”

這一項(xiàng)一定不能勾選。

3.按常規(guī)方法用菜單PCB－SendnetlisttoPADS。在PowerPCB中將器件打散，選擇一個(gè)元件看看。奇跡出現(xiàn)了：器件編號(hào)、Value值、封裝一個(gè)都不少。

PowerPCB使用經(jīng)驗(yàn)

PowerPCB目前已在我所推廣使用，它的基本使用技術(shù)已有培訓(xùn)教材進(jìn)行了詳細(xì)的講解，而對(duì)于我所廣大電子應(yīng)用工程師來說，其問題在于已經(jīng)熟練掌握了PROTEL之類的布線工具之后，如何轉(zhuǎn)到PowerPCB的應(yīng)用上來。所以，本文就此類應(yīng)用和培訓(xùn)教材上沒有講到，而我們應(yīng)用較多的一些經(jīng)驗(yàn)技巧作了論述。1.輸入的規(guī)范問題

對(duì)于大多數(shù)使用過PROTEL的人來說，剛開始使用PowerPCB的時(shí)候，可能會(huì)覺得PowerPCB的限制太多。因?yàn)镻owerPCB對(duì)原理圖輸入和原理圖到PCB的規(guī)則傳輸上是以保證其正確性為前提的。所以，它的原理圖中沒有能夠?qū)⒁桓姎膺B線斷開的功能，也不能隨意將一根電氣連線在某個(gè)位置停止，它要保證每一根電氣連線都要有起始管腳和終止管腳，或是接在軟件提供的連接器上，以供不同頁面間的信息傳輸。這是它防止錯(cuò)誤發(fā)生的一種手段，其實(shí)，也是我們應(yīng)該遵守的一種規(guī)范化的原理圖輸入方式。在PowerPCB設(shè)計(jì)中，凡是與原理圖網(wǎng)表不一致的改動(dòng)都要到ECO方式下進(jìn)行，但它給用戶提供了OLE鏈接，可以將原理圖中的修改傳到PCB中，也可以將PCB中的修改傳回原理圖。這樣，既防止了由于疏忽引起的錯(cuò)誤，又給真正需要進(jìn)行修改提供了方便。但是，要注意的是，進(jìn)入ECO方式時(shí)要選擇“寫ECO文件”選項(xiàng)，而只有退出ECO方式，才會(huì)進(jìn)行寫ECO文件操作。2.電源層和地層的選擇

PowerPCB中對(duì)電源層和地層的設(shè)置有兩種選擇，CAMPlane和Split/Mixed。Split/Mixed主要用于多個(gè)電源或地共用一個(gè)層的情況，但只有一個(gè)電源和地時(shí)也可以用。它的主要優(yōu)點(diǎn)是輸出時(shí)的圖和光繪的一致，便于檢查。而CAMPlane用于單個(gè)的電源或地，這種方式是負(fù)片輸出，要注意輸出時(shí)需加上第25層。第25層包含了地電信息，主要指電層的焊盤要比正常的焊盤大20mil左右的安全距離，保證金屬化過孔之后，不會(huì)有信號(hào)與地電相連。這就需要每個(gè)焊盤都包含有第25層的信息。而我們自己建庫時(shí)往往會(huì)忽略這個(gè)問題，造成使用Split/Mixed選項(xiàng)。3.推擠還是不推擠

PowerPCB提供了一個(gè)很好用的功能就是自動(dòng)推擠。當(dāng)我們手動(dòng)布線時(shí)，印制板在我們的完全控制之下，打開自動(dòng)推擠的功能，會(huì)感到非常的方便。但是如果在你完成了預(yù)布線之后，要自動(dòng)布線時(shí)，最好將預(yù)布好的線固定住，否則自動(dòng)布線時(shí)，軟件會(huì)認(rèn)為此線段可移動(dòng)，而將你的工作完全推翻，造成不必要的損失。4.定位孔的添加

我們的印制板往往需要加一些安裝定位孔，但是對(duì)于PowerPCB來說，這就屬于與原理圖不一樣的器件擺放，需要在ECO方式下進(jìn)行。但如果在最后的檢查中，軟件因此而給出我們?cè)S多的錯(cuò)誤，就不大方便了。這種情況可以將定位孔器件設(shè)為非ECO注冊(cè)的即可。在編輯器件窗口下，選中“編輯電氣特性”按鈕，在該窗口中，選中“普通”項(xiàng)，不選中“ECO注冊(cè)”項(xiàng)。這樣在檢查時(shí)，PowerPCB不會(huì)認(rèn)為這個(gè)器件是需要與網(wǎng)表比較的，不會(huì)出現(xiàn)不該有的錯(cuò)誤。5.添加新的電源封裝

由于我們的國(guó)際與美國(guó)軟件公司的標(biāo)準(zhǔn)不太一致，所以我們盡量配備了國(guó)際庫供大家使用。但是電源和地的新符號(hào)，必須在軟件自帶的庫中添加，否則它不會(huì)認(rèn)為你建的符號(hào)是電源。所以當(dāng)我們要建一個(gè)符合國(guó)標(biāo)的電源符號(hào)時(shí)，需要先打開現(xiàn)有的電源符號(hào)組，選擇“編輯電氣連接”按鈕，點(diǎn)按“添加”按鈕，輸入你新建的符號(hào)的名字等信息。然后，再選中“編輯門封裝”按鈕，選中你剛剛建立的符號(hào)名，繪制出你需要的形狀，退出繪圖狀態(tài)，保存。這個(gè)新的符號(hào)就可以在原理圖中調(diào)出了。6.空腳的設(shè)置

我們用的器件中，有的管腳本身就是空腳，標(biāo)志為NC。當(dāng)我們建庫的時(shí)候，就要注意，否則標(biāo)志為NC的管腳會(huì)連在一起。這是由于你在建庫時(shí)將NC管腳建在了“SINGAL_PINS”中，而PowerPCB認(rèn)為“SINGAL_PINS”中的管腳是隱含的缺省管腳，是有用的管腳，如VCC和GND。所以，如果的NC管腳，必須將它們從“SINGAL_PINS”中刪除掉，或者說，你根本無需理睬它，不用作任何特殊的定義。7.三極管的管腳對(duì)照

三極管的封裝變化很多，當(dāng)自己建三極管的庫時(shí)，我們往往會(huì)發(fā)現(xiàn)原理圖的網(wǎng)表傳到PCB中后，與自己希望的連接不一致。這個(gè)問題主要還是出在建庫上。由于三極管的管腳往往用E，B，C來標(biāo)志，所以在創(chuàng)建自己的三極管庫時(shí)，要在“編輯電氣連接”窗口中選中“包括文字?jǐn)?shù)字管腳”復(fù)選框，這時(shí)，“文字?jǐn)?shù)字管腳”標(biāo)簽被點(diǎn)亮，進(jìn)入該標(biāo)簽，將三極管的相應(yīng)管腳改為字母。這樣，與PCB封裝對(duì)應(yīng)連線時(shí)會(huì)感到比較便于識(shí)別。8.表面貼器件的預(yù)處理

現(xiàn)在，由于小型化的需求，表面貼器件得到越來越多的應(yīng)用。在布圖過程中，表面貼器件的處理很重要，尤其是在布多層板的時(shí)候。因?yàn)?，表面貼器件只在一層上有電氣連接，不象雙列直插器件在板子上的放置是通孔，所以，當(dāng)別的層需要與表面器件相連時(shí)就要從表面貼器件的管腳上拉出一條短線，打孔，再與其它器件連接，這就是所謂的扇入（FAN-IN），扇出（FAN-OUT）操作。如果需要的話，我們應(yīng)該首先對(duì)表面貼器件進(jìn)行扇入，扇出操作，然后再進(jìn)行布線，這是因?yàn)槿绻覀冎皇窃谧詣?dòng)布線的設(shè)置文件中選擇了要作扇入，扇出操作，軟件會(huì)在布線的過程中進(jìn)行這項(xiàng)操作，這時(shí)，拉出的線就會(huì)曲曲折折，而且比較長(zhǎng)。所以，我們可以在布局完成后，先進(jìn)入自動(dòng)布線器，在設(shè)置文件中只選擇扇入，扇出操作，不選擇其它布線選項(xiàng)，這樣從表面貼器件拉出來的線比較短，也比較整齊。9.將板圖加入AUTOCAD

有時(shí)我們需要將印制板圖加入到結(jié)構(gòu)圖中，這時(shí)可以通過轉(zhuǎn)換工具將PCB文件轉(zhuǎn)換成AUTOCAD能夠識(shí)別的格式。在PCB繪圖框中，選中“文件”菜單中的“輸出”菜單項(xiàng)，在彈出的文件輸出窗口中將保存類型設(shè)為DXF文件，再保存。你就可以AUTOCAD中打開個(gè)這圖了。當(dāng)然，PADS中有自動(dòng)標(biāo)注功能，可以對(duì)畫好的印制板進(jìn)行尺寸標(biāo)注，自動(dòng)顯示出板框或定位孔的位置。要注意的是，標(biāo)注結(jié)果在Drill-Drawing層要想在其它的輸出圖上加上標(biāo)注，需要在輸出時(shí)，特別加上這一層才行。10.PowerPCB與ViewDraw的接口

用ViewDraw的原理圖，可以產(chǎn)生PowerPCB的表，而PowerPCB讀入網(wǎng)表后，一樣可以進(jìn)行自動(dòng)布線等功能，而且，PowerPCB中有鏈接工具，可以與VIEWDRAW的原理圖動(dòng)態(tài)鏈接、修改，保持電氣連接的一致性。但是，由于軟件修改升級(jí)的版本的差別，有時(shí)兩個(gè)軟件對(duì)器件名稱的定義不一致，會(huì)造成網(wǎng)表傳輸錯(cuò)誤。要避免這種錯(cuò)誤的發(fā)生，最好專門建一個(gè)存放ViewDraw與PowerPCB對(duì)應(yīng)器件的庫，當(dāng)然這只是針對(duì)于一部分不匹配的器件來說的?？梢杂肞owerPCB中的拷貝功能，很方便地將已存在的PowerPCB中的其它庫里的元件封裝拷貝到這個(gè)庫中，存成與VIEWDRAW中相對(duì)應(yīng)的名字。11.生成光繪文件

以前，我們做印制板時(shí)都是將印制板圖拷在軟盤上，直接給制版廠。這種做法保密性差，而且很煩瑣，需要給制版廠另寫很詳細(xì)的說明文件?，F(xiàn)在，我們用PowerPCB直接生產(chǎn)光繪文件給廠家就可以了。從光繪文件的名字上就可以看出這是第幾層的走線，是絲印還是阻焊，十分方便，又安全。轉(zhuǎn)光繪文件步驟：A．在PowerPCB的CAM輸出窗口的DEVICESETUP中將APERTURE改為999。

B．轉(zhuǎn)走線層時(shí)，將文檔類型選為ROUTING，然后在LAYER中選擇板框和你需要放在這一層上的東西。不注意的是，轉(zhuǎn)走線時(shí)要將LINE,TEXT去掉（除非你要在線路上做銅字）。

C．轉(zhuǎn)阻焊時(shí)，將文檔類型選為SOLD_MASK，在頂層阻焊中要將過孔選中。

D．轉(zhuǎn)絲印時(shí)，將文檔類型選為SILKSCREEN，其余參照步驟B和C。

E．轉(zhuǎn)鉆孔數(shù)據(jù)時(shí)，將文檔類型選為NCDRILL，直接轉(zhuǎn)換。注意：轉(zhuǎn)光繪文件時(shí)要先預(yù)覽一下，預(yù)覽中的圖形就是你要的光繪輸出的圖形，所以要看仔細(xì)，以防出錯(cuò)。有了對(duì)印制板設(shè)計(jì)的經(jīng)驗(yàn)，如PowerPCB的強(qiáng)大功能，畫復(fù)雜印制板已不是令人煩心的事情了。值得高興的是，我們現(xiàn)在已經(jīng)有了將PROTEL的PCB轉(zhuǎn)換成PowerPCB的工具，熟悉PROTEL的廣大科技人員可以更加方便的加入到PowerPCB繪圖的行列中來，更加方便快捷地繪制出滿意的印制板。差分阻抗-什么是差分？翻譯：MichaelQiao

當(dāng)你認(rèn)為你已經(jīng)掌握了PCB走線的特征阻抗Z0，緊接著一份數(shù)據(jù)手冊(cè)告訴你去設(shè)計(jì)一個(gè)特定的差分阻抗。令事情變得更困難的是，它說：“……因?yàn)閮筛呔€之間的耦合可以降低有效阻抗，使用50Ω的設(shè)計(jì)規(guī)則來得到一個(gè)大約80Ω的差分阻抗！”這的確讓人感到困惑！

這篇文章向你展示什么是差分阻抗。除此之外，還討論了為什么是這樣，并且向你展示如何正確地計(jì)算它。

單線：

圖1(a)演示了一個(gè)典型的單根走線。其特征阻抗是Z0，其上流經(jīng)的電流為i。沿線任意一點(diǎn)的電壓為V=Z0*i（根據(jù)歐姆定律）。一般情況，線對(duì)：

圖1(b)演示了一對(duì)走線。線1具有特征阻抗Z11，與上文中Z0一致，電流i1。線2具有類似的定義。當(dāng)我們將線2向線1靠近時(shí)，線2上的電流開始以比例常數(shù)k耦合到線1上。類似地，線1的電流i1開始以同樣的比例常數(shù)耦合到線2上。每根走線上任意一點(diǎn)的電壓，還是根據(jù)歐姆定律，為：

V1=Z11*i1+Z11*k*i2

（1）

V2=Z22*i2+Z22*k*i1

現(xiàn)在我們定義Z12=k*Z11以及Z21=k*Z22。這樣，式（1）就可以寫成：

V1=Z11*i1+Z12*i2

（2）

V2=Z21*i1+Z22*i2

這是一對(duì)熟悉的聯(lián)立方程組，我們可以經(jīng)常在教科書中看到。這個(gè)方程組可以一般化到任意數(shù)量的走線，并且可以用你們中大部分人都熟悉的矩陣形式來表示。

圖1各種走線的結(jié)構(gòu)特殊情況，差分對(duì)：

圖1(c)演示了一對(duì)差分走線。重寫式1：

V1=Z11*i1+Z11*k*i2

（1）

V2=Z22*i2+Z21*k*i1

現(xiàn)在注意在仔細(xì)設(shè)計(jì)并且是對(duì)稱的情況下，

Z11=Z22=Z0，且

i2=-i1

這將導(dǎo)致（經(jīng)過一些變換）：

V1=Z0*i1*(1-k)

（3）

V2=-Z0*i1*(1-k)

注意V1=-V2，當(dāng)然，這是我們已經(jīng)知道的，因?yàn)檫@是一個(gè)差分對(duì)。有效（差模）阻抗：

電壓V1以地為參考。線1的有效阻抗（單獨(dú)來看，在差分對(duì)中叫做“差模”阻抗，通常叫做“單線”阻抗）為電壓除以電流，或：

Zodd=V1/i1=Z0*(1-k)

由上可知，因Z0=Z11且k=Z12/Z11，

上式可寫成：

Zodd=Z11-Z12

這也是一個(gè)在許多教科書中都可以看到的公式。

為了防止反射，正確的端接方法是用一個(gè)值為Zodd的電阻。類似地，線2的差模阻抗與此相同（在對(duì)稱差分對(duì)的特定情形下）。

差分阻抗：

假定在某一瞬間我們將兩根走線用電阻端接到地。因?yàn)閕1=-i2，所以根本沒有電流流經(jīng)地。也就是說，沒有真正的理由把電阻接地。事實(shí)上，有人認(rèn)為，為了將差分信號(hào)和地噪聲隔離，一定不能將它們連接到地。因此通常的連接形式如圖1(c)中所示，用單個(gè)電阻連接線1與線2。電阻的值是線1和線2差模阻抗的和，或：

Zdiff=2*Z0*(1-k)或

2*(Z11-Z12)

這就是為什么你經(jīng)?？吹綄?shí)際上一個(gè)差分對(duì)具有大約80Ω的差分阻抗，而每個(gè)單線阻抗是50Ω。計(jì)算：

知道Zdiff是2*(Z11-Z12)不是很有用，因?yàn)閆12的值并不直觀。但是，當(dāng)我們看到Z12與耦合系數(shù)k有關(guān)，事情就變得清晰了。事實(shí)上，耦合系數(shù)與我在Brookspeak中關(guān)于串?dāng)_的專欄I中談到的耦合系數(shù)是相同的。國(guó)家半導(dǎo)體發(fā)布的計(jì)算Zdiff的公式II已經(jīng)被廣泛接受：

Zdiff=2*Z0(1-.48*e-.96*S/H)微帶線

Zdiff=2*Z0(1-.347*e-2.9*S/H)帶狀線

其中的術(shù)語在圖2中定義。Z0為其傳統(tǒng)定義III。

圖2查分阻抗計(jì)算中的術(shù)語定義共模阻抗：

為了討論完整起見，共模阻抗與上面略有不同。第一個(gè)差別是i1=i2（沒有負(fù)號(hào)），這樣式3就變成：

V1=Z0*i1*(1+k)

（4）

V2=Z0*i1*(1+k)

并且正如所期望的，V1=V2。因此單線阻抗是Z0*(1+k)。在共模情況下，兩根線的端接電阻均接地，所以流經(jīng)地的電流為i1+i2且這兩個(gè)電阻對(duì)器件表現(xiàn)為并聯(lián)。也就是說，共模阻抗是這些電阻的并聯(lián)組合，或：

Zcommon=(1/2)*Z0*(1+k)，或

Zcommon=(1/2)*(Z11+Z12)

注意，這里差分對(duì)的共模阻抗大約為差模阻抗的1/4。I"Crosstalk,Part2:HowLoudIsIt?"Brookspeak,December,1997.

II參考國(guó)家半導(dǎo)體"IntroductiontoLVDS"（第28-29頁），可以從其官方網(wǎng)站上訪問：。

III參考"PCBImpedanceControl,FormulasandResources",March,1998,第12頁。公式為：

本文發(fā)表在PrintedCircuitDesign，一種MillerFreeman的出版物，1998年8月.1998MillerFreeman,Inc..1998UltraCADDesignInc.翻譯：MichaelQiao

我們通常認(rèn)為信號(hào)以三種模式沿電路傳播：?jiǎn)味恕⒉钅；蚬材！?/p>

單模是我們最熟悉的。它包括介于驅(qū)動(dòng)器與接收器之間的單根導(dǎo)線或走線。信號(hào)沿走線傳播并從地返回1。

差模包括介于驅(qū)動(dòng)器與接收器的一對(duì)走線（或?qū)Ь€）。我們一般認(rèn)為其中一根走線傳送正信號(hào)而另一根傳送負(fù)信號(hào)，并且大小相等極性相反，沒有通過地的返回信號(hào)；信號(hào)沿一根走線前進(jìn)并從另外一根返回。

共模信號(hào)通常更難于理解。既可以包括單端走線也可以包括兩個(gè)（可能更多）差分走線。同樣的信號(hào)沿走線以及返回路徑（地）或者沿差分對(duì)中的兩根走線流動(dòng)。大部分人往往對(duì)共模信號(hào)不熟悉，因?yàn)槲覀冏约簭膩聿粫?huì)故意產(chǎn)生它們。它們通常是由從其它（鄰近或外部）源耦合進(jìn)電路的噪聲引起的。一般來講，結(jié)果最好情況是中性的，最壞情況是具有破壞性的。共模信號(hào)能夠產(chǎn)生干擾電路正常運(yùn)行的噪聲，并且是常見的EMI問題的來源。優(yōu)點(diǎn)：差分信號(hào)相比單端信號(hào)有一個(gè)顯著的缺點(diǎn)：需要兩根走線而不是一根，或者兩倍的電路板面積。但是差分信號(hào)有幾個(gè)優(yōu)點(diǎn)：如果沒有通過地的返回信號(hào)，地回路的連續(xù)性相對(duì)就變得不重要了。因此，假如我們有一個(gè)模擬信號(hào)通過差分對(duì)連接到數(shù)字器件，就無需擔(dān)心跨越電源邊界，平面不連續(xù)等等問題。差分器件的電源分割也更容易處理2。差分電路在低壓信號(hào)的應(yīng)用中是非常有益的。如果信號(hào)電平非常低，或者如果信噪比是個(gè)問題，那么差分信號(hào)可以有效地倍增信號(hào)電平（+v-(-v)=2v）。差分信號(hào)和差分放大器通常用于信號(hào)電平非常低的系統(tǒng)的輸入級(jí)。差分接收器往往對(duì)輸入信號(hào)電平的差敏感，但是常常被設(shè)計(jì)為對(duì)輸入的共模偏移不敏感。因此在強(qiáng)噪聲環(huán)境中差分信號(hào)往往比單端信號(hào)有著更好的性能。相比單端信號(hào)（以一個(gè)不太精確的受電路板其他位置的噪聲的干擾的信號(hào)為參考）差分信號(hào)（彼此互為參考）的翻轉(zhuǎn)時(shí)序可以更精確地設(shè)定。差分對(duì)的交叉點(diǎn)定義得非常精確（圖1）。單端信號(hào)位于邏輯1和邏輯0之間的交叉點(diǎn)受制于（舉例）噪聲、噪聲門限以及門限檢測(cè)問題等等。

圖1：邏輯電平在差分信號(hào)交叉點(diǎn)的精確位置改變狀態(tài)重要假設(shè)：差分信號(hào)的一個(gè)重要方面常常被工程師或者設(shè)計(jì)人員忽略，甚至有時(shí)被誤解。我們從兩條廣為人知的規(guī)則開始：（a）電流在一個(gè)閉合的環(huán)路內(nèi)流動(dòng)以及（b）電流在環(huán)路內(nèi)處處相等。

考慮差分對(duì)的“正”走線。電流沿走線流動(dòng)并且必須在一個(gè)環(huán)路內(nèi)流動(dòng)，通常從地返回。另外一根走線中的負(fù)信號(hào)也必須在一個(gè)環(huán)路內(nèi)流動(dòng)，通常也從地返回。這很容易明白如果我們暫時(shí)想象一個(gè)差分對(duì)中的一根走線上的電流保持不變。另一根走線中的信號(hào)必須從某個(gè)地方返回，并且很清楚返回路徑應(yīng)該是單端信號(hào)的返回路徑（地）。我們說差分對(duì)沒有通過地的返回信號(hào)不是因?yàn)椴荒?，而是因?yàn)榉祷匦盘?hào)的確存在并且大小相等且極性相反所以相互抵銷了（和為零）。

這一點(diǎn)非常重要。如果從一個(gè)信號(hào)（+i）返回的信號(hào)嚴(yán)格等于，且符號(hào)相反，另一個(gè)信號(hào)（-i），那么它們的和（+i-i）為零，沒有電流從任何地方流過（特別是地）。現(xiàn)在假定信號(hào)并非嚴(yán)格相等且極性相反。設(shè)一個(gè)為+i1另一個(gè)為-i2。這里i1和i2的值近似但是不等。返回電流的和為(i1-i2)。因?yàn)椴皇橇?，這個(gè)增加的電流必須從某個(gè)地方返回，推測(cè)應(yīng)該是地。

你說什么？那么讓我們假定發(fā)送電路發(fā)送一對(duì)差分信號(hào)，嚴(yán)格相等且極性相反。再假定他們?cè)诼窂降慕K點(diǎn)仍然如此。但是如果路徑長(zhǎng)度不等會(huì)如何呢？如果（差分對(duì)中的）一條路徑比另外一條長(zhǎng)，那么信號(hào)在傳輸?shù)浇邮掌鞯碾A段就不再是嚴(yán)格相等且極性相反了（圖2）。如果信號(hào)在它們從一個(gè)狀態(tài)到另一個(gè)狀態(tài)的轉(zhuǎn)變過程中不再是嚴(yán)格相等且相反，沒有電流流經(jīng)地就不再是正確的了。如果有流經(jīng)地的電流存在，那么電源完整性就一定成為一個(gè)問題，并且可能EMI也會(huì)成為一個(gè)問題。

圖2：(-)走線比圖1中短，在紅色箭頭所標(biāo)示出的范圍內(nèi)差分信號(hào)是大小相等且極性相反不再正確。從而在這個(gè)時(shí)間片內(nèi)將有流經(jīng)電源系統(tǒng)的電流。設(shè)計(jì)規(guī)則1：我們處理差分信號(hào)的第一個(gè)規(guī)則是：走線必須等長(zhǎng)。

有人激烈地反對(duì)這條規(guī)則。通常他們的爭(zhēng)論的基礎(chǔ)包括了信號(hào)時(shí)序。他們?cè)敱M地指出許多差分電路可以容忍差分信號(hào)兩個(gè)部分相當(dāng)?shù)臅r(shí)序偏差而仍然能夠可靠地進(jìn)行翻轉(zhuǎn)。根據(jù)使用的不同的邏輯門系列，可以容忍500mil的走線長(zhǎng)度偏差。并且這些人們能夠?qū)⑦@些情況用器件規(guī)范和信號(hào)時(shí)序圖非常詳盡地描繪出來。問題是，他們沒有抓住要點(diǎn)！差分走線必須等長(zhǎng)的原因與信號(hào)時(shí)序幾乎沒有任何關(guān)系。與之相關(guān)的僅僅是假定差分信號(hào)是大小相等且極性相反的以及如果這個(gè)假設(shè)不成立將會(huì)發(fā)生什么。將會(huì)發(fā)生的是：不受控的地電流開始流動(dòng)，最好情況是良性的，最壞情況將導(dǎo)致嚴(yán)重的共模EMI問題。

因此，如果你依賴這樣的假定，即：差分信號(hào)是大小相等且極性相反，并且因此沒有通過地的電流，那么這個(gè)假定的一個(gè)必要推論就是差分信號(hào)對(duì)的長(zhǎng)度必須相等。

差分信號(hào)與環(huán)路面積：如果我們的差分電路處理的信號(hào)有著較慢的上升時(shí)間，高速設(shè)計(jì)規(guī)則不是問題。但是，假設(shè)我們正在處理的信號(hào)有著有較快的上升時(shí)間，什么樣的額外的問題開始在差分線上發(fā)生呢？

考慮一個(gè)設(shè)計(jì)，一對(duì)差分線從驅(qū)動(dòng)器到接收器，跨越一個(gè)平面。同時(shí)假設(shè)走線長(zhǎng)度完全相等，信號(hào)嚴(yán)格大小相等且極性相反。因此，沒有通過地的返回電流。但是，盡管如此，平面層上存在一個(gè)感應(yīng)電流！

任何高速信號(hào)都能夠（并且一定會(huì)）在相鄰電路（或者平面）產(chǎn)生一個(gè)耦合信號(hào)。這種機(jī)制與串?dāng)_的機(jī)制完全相同。這是由電磁耦合，互感耦合與互容耦合的綜合效果，引起的。因此，如同單端信號(hào)的返回電流傾向于在直接位于走線下方的平面上傳播，差分線也會(huì)在其下方的平面上產(chǎn)生一個(gè)感應(yīng)電流。但這不是返回電流。所有的返回電流已經(jīng)抵消了。因此，這純粹是平面上的耦合噪聲。問題是，如果電流必須在一個(gè)環(huán)路中流動(dòng)，剩下來的電流到哪里去了呢？

記住，我們有兩根走線，其信號(hào)大小相等極性相反。其中一根走線在平面一個(gè)方向上耦合了一個(gè)信號(hào)，另一根在平面另一個(gè)方向上耦合了一個(gè)信號(hào)。平面上這兩個(gè)耦合電流大小相等（假設(shè)其它方面設(shè)計(jì)得很好）。因此電流完全在差分走線下方的一個(gè)環(huán)路中流動(dòng)（圖3）。它們看上去就像是渦流。耦合電流在其中流動(dòng)的環(huán)路由（a）差分線自身和（b）走線在每個(gè)端點(diǎn)之間的間隔來定義。

圖3：即使差分信號(hào)嚴(yán)格大小相等且極性相反，因而沒有流經(jīng)電源系統(tǒng)的返回電流，仍然在走線下方的平面中存在在一個(gè)環(huán)路中流動(dòng)的感應(yīng)電流。設(shè)計(jì)規(guī)則2：現(xiàn)在EMI與環(huán)路面積已是廣為人知了3。因此如果我們想控制EMI，就需要將環(huán)路面積最小化。并且做到這一點(diǎn)的方法引出了我們的第二條設(shè)計(jì)規(guī)則：將差分線彼此靠近布線。有人反對(duì)這條規(guī)則，事實(shí)上這條規(guī)則在上升時(shí)間較慢并且EMI不是問題時(shí)并不是必須的。但是在高速環(huán)境中，差分線彼此靠得越近布線，走線下方所感應(yīng)的電流的環(huán)路就越小，EMI也可以得到更好的控制。

值得一提的是一些工程師要求設(shè)計(jì)人員去掉差分線下方的平面。原因之一是減小或消除走線下方的感應(yīng)電流環(huán)路。另外一個(gè)原因是防止平面上已有的噪聲耦合到（推測(cè)如此）走線上的低壓信號(hào)4。

還有一個(gè)將差分線彼此靠近布線的理由。差分接收器設(shè)計(jì)為對(duì)輸入信號(hào)的差敏感而對(duì)輸入的共模偏移不敏感。也就是說即使（+）輸入相對(duì)（-）輸入僅有輕微的偏移，接收器也會(huì)檢測(cè)到。但是如果（+）和（-）輸入一起偏移（在同樣的方向），相對(duì)而言接收器對(duì)這種偏移不敏感。因此如果任何外部噪聲（比如EMI或串?dāng)_）等同地耦合到差分線中，接收器將對(duì)此種（共模耦合）噪聲不敏感。差分線布得越彼此靠近，任何偶合噪聲在每根走線上就越相近。因此電路的噪聲抑制就越好。

規(guī)則2推論：再次假定高速環(huán)境中，如果差分線彼此緊挨著布線（為了使其下方的環(huán)路面積最小化）那么走線將彼此耦合。如果走線足夠長(zhǎng)以至于端接成為一個(gè)問題，這種耦合就會(huì)影響到確切的端接阻抗5的計(jì)算。原因是：

考慮一個(gè)差分線對(duì)，線1和線2。假使它們分別攜帶信號(hào)V1和V2。因?yàn)樗鼈兪遣罘志€，V2=V1。V1在線1引起一個(gè)電流I1而V2在線2引起一個(gè)電流I2。電流必然是從歐姆定律導(dǎo)出，I=V/Z0，這里Z0是走線的特征阻抗?，F(xiàn)在線1（舉例）攜帶的電流事實(shí)上由i1和k*i2組成，這里k是線1與線2間的耦合比例。這表明這種耦合的最終效果是線1上的一個(gè)明顯的阻抗，這個(gè)阻抗等于

Z=Z0-Z12

這里Z12由線1與線2間的互耦6引起。如果線1和線2分得很開，它們之間的耦合就很小，確切的端接阻抗就只是Z0，單端走線的特征阻抗。但是如果走線靠的更近，它們之間的耦合就會(huì)增加，這樣走線的阻抗與這種耦合成比例地減小。這就是說確切的走線端接（為了防止反射）為Z0-Z12，或者某個(gè)小于Z0的值。這對(duì)差分對(duì)的兩根走線都適用。因?yàn)闆]有流經(jīng)地的電流（大概這是個(gè)假設(shè)）那么端接電阻被連接在線1和線2之間，且確切的端接阻抗算得是2(Z0-Z12)。這個(gè)值經(jīng)常被叫做“差分阻抗”7。設(shè)計(jì)規(guī)則3：差分阻抗因互耦而變，而互耦因線距而變。因此在任何情況下，走線阻抗，也就是互耦，在全線為常數(shù)是很重要的。這就得到了我們的第三個(gè)規(guī)則：（差分對(duì)的）線距必須在全線為常數(shù)。

注意對(duì)差分阻抗的影響只是規(guī)則2的推論。差分阻抗根本不是與生俱來的。我們要把差分線彼此靠近布線與EMI和噪聲免疫有關(guān)。它對(duì)“長(zhǎng)”線確切端接以及線距一致性的影響的事實(shí)只不過是為了EMI控制而將走線彼此靠近布線的一個(gè)推論8。結(jié)論：差分信號(hào)有幾個(gè)優(yōu)點(diǎn)，它們中的三個(gè)是（a）與電源系統(tǒng)有效隔離，（b）對(duì)噪聲免疫，和（c）增強(qiáng)信噪比。與電源系統(tǒng)（特別是系統(tǒng)地）隔離依賴于差分線上的信號(hào)真正地大小相等且極性相反。這個(gè)假定也許不成立，如果差分對(duì)中單個(gè)線長(zhǎng)不完全匹配。對(duì)噪聲的免疫經(jīng)常依賴于走線的緊耦合。這將依次影響到為防止反射而對(duì)走線進(jìn)行正確的端接的值，以及如果走線必須緊耦合，通常也是需要的，它們的間距必須全線為常數(shù)。

1事實(shí)上信號(hào)可以僅僅/同時(shí)從地或電源系統(tǒng)返回。在這篇文章中我通篇使用單個(gè)術(shù)語“地”完全是為了方便。

2光耦器件是解決這類問題的另一種方法。

3參見"LoopAreas:Close'EmTight",January,1999

4據(jù)我所知沒有權(quán)威的研究支持或者反駁這個(gè)慣例。

5阻抗控制走線在行業(yè)中有許多參考。比如，參見"PCBImpedanceControl:FormulasandResources",March,1998;"ImpedanceTerminations:What'stheValue?"March,1999;和"WhatIsCharacteristicImpedance"byEricBogatin,January,2000,第18頁。

6參見"DifferentialImpedance:What'stheDifference",August,1998

7對(duì)線對(duì)的差模及共模成分的有趣討論，參見"TerminatingDifferentialSignalsonPCBs",SteveKauferandKelleeCrisafalu,March,1999,第25頁。

8其它彼此靠近布線的走線（比如受串?dāng)_的走線）沒有發(fā)生這種情況的原因是其它走線之間沒有很好的互耦——例如大小相等且極性相反。如果耦合信號(hào)只是隨機(jī)地彼此相關(guān)，平均耦合是零并且對(duì)端接阻抗沒有影響。這篇文章在PrintedCircuitDesign發(fā)表，一種CMPMedia的刊物，2001年10月.2001CMPMedia,Inc..2001UltraCADDesignInc.http://譯者的話：

本人是一個(gè)PCB設(shè)計(jì)人員，從DouglasBrooks博士的文章中獲益良多，因此萌生翻譯這些文章的念頭。文中肯定還有諸多紕漏、謬誤，歡迎大家批評(píng)指正。同時(shí)也歡迎大家來信與敝人探討技術(shù)上的問題。差分線對(duì)在高速PCB設(shè)計(jì)中的應(yīng)用摘要:在高速數(shù)字電路設(shè)計(jì)過程中，工程師采取了各種措施來解決信號(hào)完整性問題，利用差分線傳輸高速數(shù)字信號(hào)的方法就是其中之一。在PCB中的差分線是耦合帶狀線或耦合微帶線，信號(hào)在上面?zhèn)鬏敃r(shí)是奇模傳輸方式，因此差分信號(hào)具有抗干擾性強(qiáng)，易匹配等優(yōu)點(diǎn)。隨著人們對(duì)數(shù)字電路的信息傳輸速率要求的提高，信號(hào)的差分傳輸方式必將得到越來越廣泛的應(yīng)用。1用差分線傳輸數(shù)字信號(hào)

如何在高速系統(tǒng)設(shè)計(jì)中考慮信號(hào)完整性的因素，并采取有效的控制措施，已成為當(dāng)今國(guó)內(nèi)外系統(tǒng)設(shè)計(jì)工程師和PCB設(shè)計(jì)業(yè)界的一個(gè)熱門課題。利用差分線傳輸數(shù)字信號(hào)就是高速數(shù)字電路中控制破壞信號(hào)完整性因素的一項(xiàng)有效措施。

在印刷電路板上的差分線，等效于工作在準(zhǔn)TEM模的差分的微波集成傳輸線對(duì)，其中，位于PCB頂層或底層的差分線等效于耦合微帶線；位于多層PCB的內(nèi)層的差分線，正負(fù)兩路信號(hào)在同一層的，等效于側(cè)邊耦合帶狀線，正負(fù)兩路在相鄰層的，等效于寬邊耦合帶狀線。數(shù)字信號(hào)在差分線上傳輸時(shí)是奇模傳輸方式，即正負(fù)兩路信號(hào)的相位相差180°，而噪聲以共模的方式在一對(duì)差分線上耦合出現(xiàn)，在接受器中正負(fù)兩路的電壓(或電流)相減，從而可以獲得信號(hào)，消除共模噪聲。而差分線對(duì)的低壓幅或電流驅(qū)動(dòng)輸出實(shí)現(xiàn)了高速集成功耗的要求。2差分線的阻抗匹配

差分線是分布參數(shù)系統(tǒng)，因此在設(shè)計(jì)PCB時(shí)必須進(jìn)行阻抗匹配，否則信號(hào)將會(huì)在阻抗不連續(xù)的地方發(fā)生反射，信號(hào)反射在數(shù)字波形上主要表現(xiàn)為上沖、下沖和振鈴現(xiàn)象。式(1)是一個(gè)信號(hào)的上升沿(幅度為EG)從驅(qū)動(dòng)端經(jīng)過差分傳輸線到接收端的頻率響應(yīng)：

其中信號(hào)源的電動(dòng)勢(shì)為EG，內(nèi)阻抗為：ZG，負(fù)載阻抗為ZL；Hl(ω)為傳輸線的系統(tǒng)函數(shù)；ΓL和ΓG分別是信號(hào)接收端和信號(hào)驅(qū)動(dòng)端的反射系數(shù)，由以下兩式表示：

由式(1)可以看出，傳輸線上的電壓是由從信號(hào)源向負(fù)載傳輸?shù)娜肷洳ê蛷呢?fù)載向信號(hào)源傳輸?shù)姆瓷洳ǖ寞B加。只要我們通過阻抗匹配使ΓL和ΓG等于0，就可以消除信號(hào)反射現(xiàn)象。在實(shí)際工程應(yīng)用中，一般只要求ΓL=0，這是因?yàn)橹灰邮斩瞬话l(fā)生信號(hào)反射，就不會(huì)有信號(hào)反射回源端并發(fā)生源端反射。

由式(3)可知，如果ΓL=0，則必須ZL=Z0，即傳輸線的特性阻抗等于終端負(fù)載的電阻值。傳輸線的特性阻抗可以由有關(guān)軟件計(jì)算出來，它和差分線的線寬、線距及相鄰介質(zhì)的介電常數(shù)有關(guān)，一般把差分線的特性阻抗控制在100Ω左右。值得注意的是，一個(gè)差分信號(hào)在多層PCB的不同層傳輸時(shí)(特別是內(nèi)外層都走線時(shí))，要及時(shí)調(diào)整線寬線距來補(bǔ)償因?yàn)榻橘|(zhì)的介電常數(shù)變化帶來的特性阻抗變化。終端負(fù)載電阻的控制要根據(jù)不同的邏輯電平接口，來選擇適當(dāng)?shù)碾娮杈W(wǎng)絡(luò)和負(fù)載并聯(lián)，以達(dá)到阻抗匹配的目的。3差分線的端接

差分線的端接要滿足2方面的要求：邏輯電平的工藝要求和傳輸線阻抗匹配的要求。因此，不同的邏輯電平工藝要采用不同的端接。本文主要介紹2種常見的適于高速數(shù)傳的電平的端接方法：

①LVDS電平信號(hào)的端接。

LVDS是一種低擺幅的差分信號(hào)技術(shù)，它上面的信號(hào)可以以幾百M(fèi)bps的速率傳輸。LVDS信號(hào)的驅(qū)動(dòng)器由1個(gè)驅(qū)動(dòng)差分線的電流源組成，通常電流為3.5mA。它的端接電阻一般只要跨接在正負(fù)兩路信號(hào)的中間就可以了，如圖1所示。

LVDS信號(hào)的接受器一般具有很高的輸入阻抗，因此驅(qū)動(dòng)器輸出的電流大部分都流過了100Ω的匹配電阻，并產(chǎn)生了350mV的電壓。有時(shí)為了增加抗噪聲性能，差分線的正負(fù)兩路信號(hào)之間用2個(gè)5OΩ的電阻串聯(lián)，并在電阻中間加1個(gè)濾波電容到地，這樣可以減少高頻噪聲。隨著微電子技術(shù)的發(fā)展，很多器件生產(chǎn)商已經(jīng)可以把LVDS電平信號(hào)的終端電阻做到器件內(nèi)部，以減少PCB設(shè)計(jì)者的工作。

②LVPECL電平信號(hào)的端接。

LVPECL電平信號(hào)也是適合高速傳輸?shù)牟罘中盘?hào)電平之一，最快可以讓信號(hào)以1GBaud波特的速率傳輸。它的每一單路信號(hào)都有一個(gè)比信號(hào)驅(qū)動(dòng)電壓小2V的直流電位，因此應(yīng)用終端匹配時(shí)不能在正負(fù)兩條差分線之間跨接電阻(如果在差分線之間跨接電阻，電阻中間相當(dāng)于虛地，直流電位將變成零)，而只能將每一路進(jìn)行單端匹配。

對(duì)LEPECL信號(hào)進(jìn)行單端匹配，要符合2個(gè)條件，即信號(hào)的直流電位要為1.3v(設(shè)驅(qū)動(dòng)電壓為3.3V，減2后，為1.3V)和信號(hào)的負(fù)載要等于信號(hào)線的特性阻抗(50Ω)。因此可以應(yīng)用以下理想的端接方式：

在實(shí)際的工程設(shè)計(jì)中，增加一個(gè)電源就意味著增加了新的干擾源，也會(huì)增加布線空間(電源的濾波網(wǎng)絡(luò)要使用大量的布線空間)，改變電源分割層的布局。因此在設(shè)計(jì)系統(tǒng)時(shí)，可以利用交直流等效的方法，對(duì)圖2中的端接方式進(jìn)行了等效改變。

在圖3中，對(duì)交流信號(hào)而言，相當(dāng)于120Ω電阻和82Ω電阻并聯(lián)，經(jīng)計(jì)算為48.7Ω；對(duì)于直流信號(hào)，兩個(gè)電阻分壓，信號(hào)的直流電位為：3.3×82／(120+82)=1.34V。因此等效結(jié)果在工程應(yīng)用的誤差允許范圍內(nèi)。4差分線的一些設(shè)計(jì)規(guī)則

在做PCB板的實(shí)際工作中，應(yīng)用差分線可以很大程度上提高信號(hào)線的抗干擾性，要想設(shè)計(jì)出滿足信號(hào)完整性要求的差分線，除了要使負(fù)載和信號(hào)線的阻抗相匹配外，還要在設(shè)計(jì)中盡量避免阻抗不匹配的環(huán)節(jié)出現(xiàn)?，F(xiàn)根據(jù)實(shí)際工作經(jīng)驗(yàn)，總結(jié)出以下規(guī)則：

差分線離開器件引腳后，要盡量相互靠近，以確保耦合到信號(hào)線的噪聲為共模噪聲。一般使用FR4介質(zhì)時(shí)，50Ω布線規(guī)則(差分線阻抗為100Ω)時(shí)，差分線之間的距離要小于0.2mm；信號(hào)線的長(zhǎng)度應(yīng)匹配，不然會(huì)引起信號(hào)扭曲，引起電磁輻射；不要僅僅依賴軟件的自動(dòng)布線功能，要仔細(xì)修改以實(shí)現(xiàn)差分線的阻抗匹配和隔離；盡量減少使用過孔和其他一些引起阻抗不連續(xù)的因素；不要使用90°走線，可用圓弧或45°折線代替；信號(hào)線在不同的信號(hào)層時(shí)，要注意調(diào)整差分線的線寬和線距，避免因介質(zhì)條件改變引起的阻抗不連續(xù)。5結(jié)束語

在高速數(shù)字PCB設(shè)計(jì)中，運(yùn)用差分線傳輸高速信號(hào)，一方面在對(duì)PCB系統(tǒng)的信號(hào)完整性和低功耗等方面大有裨益，另一方面也給的PCB設(shè)計(jì)水平提出了更高要求。作為設(shè)計(jì)者應(yīng)該深刻理解傳輸線理論的有關(guān)概念，仔細(xì)分析出各種畸變現(xiàn)象的原因，找出合理有效的解決辦法；還要不斷把工作中積累的一些經(jīng)驗(yàn)加以總結(jié)，并上升為理性認(rèn)識(shí)，才能夠取得滿意的設(shè)計(jì)效果。參考文獻(xiàn)

[1]廖承恩．微波技術(shù)基礎(chǔ)[M]．西安：西安電子科技大學(xué)出版社．1994．

[2]霍華德約翰遜．高速數(shù)字設(shè)計(jì)[M]．沈立譯．北京：電子工業(yè)出版社，2004．

[3]王先富，牛忠霞．微波寬帶放大器的設(shè)計(jì)與EDA仿真[J]．無線電通信技術(shù)，2005，31(1)：51—53．LVDS(低電壓差分信號(hào))原理簡(jiǎn)介1LVDS信號(hào)介紹

LVDS：LowVoltageDifferentialSignaling，低電壓差分信號(hào)。

LVDS傳輸支持速率一般在155Mbps（大約為77MHZ）以上。

LVDS是一種低擺幅的差分信號(hào)技術(shù)，它使得信號(hào)能在差分PCB線對(duì)或平衡電纜上以幾百M(fèi)bps的速率傳輸，其低壓幅和低電流驅(qū)動(dòng)輸出實(shí)現(xiàn)了低噪聲和低功耗。

IEEE在兩個(gè)標(biāo)準(zhǔn)中對(duì)LVDS信號(hào)進(jìn)行了定義。ANSI/TIA/EIA-644中，推薦最大速率為655Mbps，理論極限速率為1.923Mbps。

1.1LVDS信號(hào)傳輸組成

圖1LVDS信號(hào)傳輸組成圖

LVDS信號(hào)傳輸一般由三部分組成：差分信號(hào)發(fā)送器，差分信號(hào)互聯(lián)器，差分信號(hào)接收器。

差分信號(hào)發(fā)送器：將非平衡傳輸?shù)腡TL信號(hào)轉(zhuǎn)換成平衡傳輸?shù)腖VDS信號(hào)。通常由一個(gè)IC來完成，如：DS90C031

差分信號(hào)接收器：將平衡傳輸?shù)腖VDS信號(hào)轉(zhuǎn)換成非平衡傳輸?shù)腡TL信號(hào)。通常由一個(gè)IC來完成，如：DS90C032

差分信號(hào)互聯(lián)器：包括聯(lián)接線（電纜或者PCB走線），終端匹配電阻。按照IEEE規(guī)定，電阻為100歐。我們通常選擇為100，120歐。

1.2LVDS信號(hào)電平特性

LVDS物理接口使用1.2V偏置電壓作為基準(zhǔn)，提供大約400mV擺幅。

LVDS驅(qū)動(dòng)器由一個(gè)驅(qū)動(dòng)差分線對(duì)的電流源組成（通常電流為3.5mA），LVDS接收器具有很高的輸入阻抗，因此驅(qū)動(dòng)器輸出的電流大部分都流過100Ω的匹配電阻，并在接收器的輸入端產(chǎn)生大約350mV的電壓。

電流源為恒流特性，終端電阻在100――120歐姆之間，則電壓擺動(dòng)幅度為：3.5mA*100=350mV；3.5mA*120=420mV。

下圖為L(zhǎng)VDS與PECL（光收發(fā)器使用的電平）電平變化。

圖2LVDS與PECL電平圖示

由邏輯“0”電平變化到邏輯“1”電平是需要時(shí)間的。

由于LVDS信號(hào)物理電平變化在0。85――1。55V之間，其由邏輯“0”電平到邏輯“1”電平變化的時(shí)間比TTL電平要快得多，所以LVDS更適合用來傳輸高速變化信號(hào)。其低壓特點(diǎn)，功耗也低。

采用低壓技術(shù)適應(yīng)高速變化信號(hào)，在微電子設(shè)計(jì)中的例子很多，如：FPGA芯片的內(nèi)核供電電壓為2。5V或1.8V；PC機(jī)的CPU內(nèi)核電壓，PIII800EB為1.8V；數(shù)據(jù)傳輸領(lǐng)域中很多功能芯片都采用低電壓技術(shù)。1.3差分信號(hào)抗噪特性

從差分信號(hào)傳輸線路上可以看出，若是理想狀況，線路沒有干擾時(shí)，

在發(fā)送側(cè)，可以形象理解為：

IN=IN+-IN-

在接收側(cè)，可以理解為：

IN+-IN-=OUT

所以：

OUT=IN

在實(shí)際線路傳輸中，線路存在干擾，并且同時(shí)出現(xiàn)在差分線對(duì)上，

在發(fā)送側(cè)，仍然是：

IN=IN+-IN-

線路傳輸干擾同時(shí)存在于差分對(duì)上，假設(shè)干擾為q，則接收則：

(IN++q)-(IN--q)=IN+-IN-=OUT

所以：

OUT=IN

噪聲被抑止掉。

上述可以形象理解差分方式抑止噪聲的能力。在實(shí)際芯片中，是在噪聲容限內(nèi)，采用“比較”及“量化”來處理的。

LVDS接收器可以承受至少±1V的驅(qū)動(dòng)器與接收器之間的地的電壓變化。由于LVDS驅(qū)動(dòng)器典型的偏置電壓為+1.2V，地的電壓變化、驅(qū)動(dòng)器偏置電壓以及輕度耦合到的噪聲之和，在接收器的輸入端相對(duì)于接收器的地是共模電壓。這個(gè)共模范圍是：+0.2V～+2.2V。建議接收器的輸入電壓范圍為：0V～+2.4V。

抑止共模噪聲是DS（差分信號(hào)）的共同特性，如RS485,RS422電平，采用差分平衡傳輸，由于其電平幅度大，更不容易受干擾，適合工業(yè)現(xiàn)場(chǎng)不太惡劣環(huán)境下通訊。LVDS信號(hào)的PCB設(shè)計(jì)1LVDS信號(hào)的工作原理和特點(diǎn)

對(duì)于高速電路，尤其是高速數(shù)據(jù)總線，常用的器件一般有：ECL、BTL、GTL和GTL+等。這些器件的工藝成熟，應(yīng)用也較為廣泛，但都存在一個(gè)共同的缺點(diǎn)，即功耗大。

新興的CM0S工藝的低壓差分信號(hào)(LowVoltageDifferentialSignal，簡(jiǎn)稱LVDS)器件給了我們另一種選擇。LVDS低壓差分信號(hào)，最早由美國(guó)國(guó)家半導(dǎo)體公司(NationalSemiconductor)提出的一種高速串行信號(hào)傳輸電平，由于它傳輸速度快，功耗低，抗干擾能力強(qiáng)，傳輸距離遠(yuǎn)，易于匹配等優(yōu)點(diǎn)，迅速得到諸多芯片制造廠商和應(yīng)用商的青睞，并通過TIA/EIA(TelecommunicationIndustryAssociation/ElectronicIndustriesAssociation)的確認(rèn)，成為該組織的標(biāo)準(zhǔn)(ANSI/TIA/EIA-644standard)。LVDS信號(hào)被廣泛應(yīng)用于計(jì)算機(jī)、通信以及消費(fèi)電子領(lǐng)域，并被以PCI-Express為代表的第三代I/O標(biāo)準(zhǔn)中采用。

LVDS器件的工作原理如下：

如圖1所示，其中發(fā)送端是一個(gè)3.5mA的電流源，產(chǎn)生的3.5mA的電流通過差分線中的一路到接收端。由于接收端對(duì)于直流表現(xiàn)為高阻，電流通過接收端的100Ω的匹配電阻產(chǎn)生350mV的電壓，同時(shí)電流經(jīng)過差分線的另一路流回發(fā)送端。當(dāng)發(fā)送端進(jìn)行狀態(tài)變化時(shí)，通過改變流經(jīng)100Ω電阻的電流方向產(chǎn)生有效的'0'和'1'態(tài)。

LVDS的特點(diǎn)是電流驅(qū)動(dòng)模式，低電壓擺幅350mV可以提供更高的信號(hào)傳輸率，使用差分傳輸?shù)姆绞?，輸入信?hào)只與2個(gè)信號(hào)的差值有關(guān)，可將共模干擾抑制掉，可以使信號(hào)的噪聲和EMI都減少。綜上所述，LVDS有以下主要特點(diǎn)：低的輸出電壓擺幅(350mV)；差分特征是磁干擾相互抵消，消除共模噪聲，減少EMI；傳輸速度快，功耗低，抗干擾能力強(qiáng)，傳輸距離遠(yuǎn)，易于匹配等優(yōu)點(diǎn)。2LVDS信號(hào)在PCB上的設(shè)計(jì)

由LVDS信號(hào)的工作原理及特點(diǎn)可以看出：LVDS信號(hào)不僅是差分信號(hào)，而且還是高速數(shù)字信號(hào)；因此LVDS傳輸媒質(zhì)不管使用的是PCB線對(duì)還是電纜，都必須采取措施防止信號(hào)在媒質(zhì)終端發(fā)生反射，同時(shí)應(yīng)減少電磁干擾以保證信號(hào)的完整性。只要我們?cè)诓季€時(shí)考慮到以上這些要素，設(shè)計(jì)高速差分線路板并不很困難。下面將簡(jiǎn)要介紹LVDS信號(hào)在PCB上的設(shè)計(jì)要點(diǎn)：布成多層板。

有LVDS信號(hào)的印制板一般都要布成多層板。由于LVDS信號(hào)屬于高速信號(hào)，與其相鄰的層應(yīng)為地層，對(duì)LVDS信號(hào)進(jìn)行屏蔽防止干擾。另外密度不是很大的板子，在物理空間條件允許的情況下，最好將LVDS信號(hào)與其它信號(hào)分別放在不同的層。例如，對(duì)于四層板，通常可以按以下進(jìn)行布層：LVDS信號(hào)層、地層、電源層、其它信號(hào)層。LVDS信號(hào)阻抗計(jì)算與控制。

LVDS信號(hào)的電壓擺幅只有350mV，適于電流驅(qū)動(dòng)的差分信號(hào)方式工作。為了確保信號(hào)在傳輸線當(dāng)中傳播時(shí)不受反射信號(hào)的影響，LVDS信號(hào)要求傳輸線阻抗受控，通常差分阻抗為(100±10)Ω。阻抗控制的好壞直接影響信號(hào)完整性及延遲。如何對(duì)其進(jìn)行阻抗控制呢?

①確定走線模式、參數(shù)及阻抗計(jì)算。LVDS分外層微帶線差分模式和內(nèi)層帶狀線差分模式兩種，分別如圖2、圖3所示。通過合理設(shè)置參數(shù)，阻抗可利用相關(guān)阻抗計(jì)算軟件(如POLAR-SI6000、CADENCE的ALLEGRO)計(jì)算也可利用阻抗計(jì)算公式計(jì)算。圖2、圖3為POLAR-SI6000阻抗計(jì)算軟件計(jì)算阻抗值。

阻抗計(jì)算公式計(jì)算阻抗。以上微帶線和帶狀線種方式阻抗計(jì)算公式分別為：

(i)微帶線(microstrip)

Z={87/[sqrt(εr+1.41)]}ln[5.98H/(0.8W+T)]

其中，W為線寬，T為走線的銅皮厚度，H為走到參考平面的距離，εr是PCB板材質(zhì)的介電常數(shù)(dielectricConstant)。此公式必須在0.1<(W/H)<2.0及1<(εr)<15的情況才能應(yīng)用。

(ii)帶狀線(stripline)

Z=[60/sqrt(εr)]ln{4H/[0.67π(T+0.8W)]}

其中，H為兩參考平面的距離，并且走線位于參考平面的中間。此公式適應(yīng)于雙線，線間距與抗成正比，必須在W/H<0.35及T/H<0.25的情況才應(yīng)用。

由上面兩公式可以看出，雖然其計(jì)算公式各不同，但阻抗值均與絕緣層厚度成正比，與介電常數(shù)、線的厚度及寬度成反比。

②走平行等距線(如圖4)。確定走線線寬及間距，在走線時(shí)要嚴(yán)格按照計(jì)算出的線寬和間距，兩線間距要一直保持不變，也就是要保持平行(如圖4示)。平行的方式有兩種：一種為兩條線走在同一線層(side-by-side)，另一種為兩條線走在上下相兩層(over-under)。一般盡量避免使用后者即層間差分信號(hào)，因?yàn)樵赑CB板的實(shí)際加工過程中，由于層疊之間的層壓對(duì)準(zhǔn)精度大大低于同層蝕刻精度，以及層壓過程中的介質(zhì)流失，不能保證差分線的間距等于層間介質(zhì)厚度，會(huì)造成層間差分對(duì)的差分阻抗變化。困此建議盡量使用同層內(nèi)的差分。

緊耦合原則。

在計(jì)算線寬和間距時(shí)最好遵守緊耦合的原則，也就是差分對(duì)線間距小于或等于線寬。當(dāng)兩條差分信號(hào)線距離很近時(shí)，電流傳輸方向相反，其磁場(chǎng)相互抵消，電場(chǎng)相互耦合，電磁輻射也要小得多。走短線、直線。

為確保信號(hào)的質(zhì)量，LVDS差分對(duì)走線應(yīng)該盡可能地短而直，減少布線中的過孔數(shù)，避免差分對(duì)布線太長(zhǎng)，出現(xiàn)太多的拐彎，拐彎處盡量用45°或弧線，避免90°拐彎。不同差分線對(duì)間處理。

LVDS對(duì)走線方式的選擇沒有限制，微帶線和帶狀線均可，但是必須注意要有良好的參考平面。對(duì)不同差分線之間的間距要求間隔不能太小，至少應(yīng)大于3～5倍差分線間距。必要時(shí)在不同差分線對(duì)之間加地孔隔離以防止相互問的串?dāng)_。LVDS信號(hào)遠(yuǎn)離其它信號(hào)。

對(duì)LVDS信號(hào)和其它信號(hào)比如TTL信號(hào)，最好使用不同的走線層，如果因?yàn)樵O(shè)計(jì)限制必須使用同一層走線，LVDS和TTL的距離應(yīng)該足夠遠(yuǎn)，至少應(yīng)大于3～5倍差分線間距。LVDS差分信號(hào)不可以跨平面分割。

盡管兩根差分信號(hào)互為回流路徑，跨分割不會(huì)割斷信號(hào)的回流，但是跨分割部分的傳輸線會(huì)因?yàn)槿鄙賲⒖计矫娑鴮?dǎo)致阻抗的不連續(xù)(如圖5箭頭處所示，其中GND1、GND2為L(zhǎng)VDS相鄰的地平面)。接收端的匹配電阻的布局。

對(duì)接收端的匹配電阻到接收管腳的距離要盡量靠近。如圖5的矩形處為接收端的匹配電阻。匹配電阻的精度要求。

對(duì)于點(diǎn)到點(diǎn)的拓?fù)?，走線的阻抗通?？刂圃?00Ω，但匹配電阻可以根據(jù)實(shí)際的情況進(jìn)行調(diào)整。電阻的精度最好是1%～2%。因?yàn)楦鶕?jù)經(jīng)驗(yàn)，10%的阻抗不匹配就會(huì)產(chǎn)生5%的反射。3、LVDS信號(hào)PCB設(shè)計(jì)實(shí)例

根據(jù)以上處理原則，簡(jiǎn)單介紹一塊LVDS信號(hào)PCB設(shè)計(jì)實(shí)例，此板為16層多層印制板，疊層與板材(FR-4板材)關(guān)系如圖6。

LVDS信號(hào)分別走在L1和L16層，L1的屏蔽層為G2，L16屏蔽層為G15(其中G2、G15是一完整的地平面)，這樣不但可以減少過孔數(shù)、線短，而且每個(gè)LVDS信號(hào)層都有完整的參考地平面相鄰。

利用POLAR-SI6000計(jì)算表面微帶差分走線：線寬6mils，線間距為6mils，阻抗理論計(jì)算值為99.1Ω。在生產(chǎn)過程中通過嚴(yán)格控制各種參數(shù)，利用CITS500S阻抗測(cè)試儀測(cè)試附連板的阻抗值范圍為(95.6～106.8)Ω，完全符合阻抗控制要求。4、結(jié)束語

在LVDS信號(hào)PCB設(shè)計(jì)上，我們要考慮的因素很多，不僅要考慮與其他信號(hào)相互間的影響，更關(guān)心是其自身阻抗的控制和線長(zhǎng)控制等。從WiFi收發(fā)器的PCB布局看射頻電路電源和接地的設(shè)計(jì)方法射頻(RF)電路的電路板布局應(yīng)在理解電路板結(jié)構(gòu)、電源布線和接地的基本原則的基礎(chǔ)上進(jìn)行。本文探討了相關(guān)的基本原則，并提供了一些實(shí)用的、經(jīng)過驗(yàn)證的電源布線、電源旁路和接地技術(shù)，可有效提高RF設(shè)計(jì)的性能指標(biāo)。考慮到實(shí)際設(shè)計(jì)中PLL雜散信號(hào)對(duì)于電源耦合、接地和濾波器元件的位置非常敏感，本文著重討論了有關(guān)PLL雜散信號(hào)抑制的方法。為便于說明問題，本文以MAX2827802.11a/g收發(fā)器的PCB布局作為參考設(shè)計(jì)。

設(shè)計(jì)RF電路時(shí)，電源電路的設(shè)計(jì)和電路板布局常常被留到了高頻信號(hào)通路的設(shè)計(jì)完成之后。對(duì)于沒有經(jīng)過認(rèn)真考慮的設(shè)計(jì)，電路周圍的電源電壓很容易產(chǎn)生錯(cuò)誤的輸出和噪聲，這會(huì)進(jìn)一步影響到RF電路的性能。合理分配PCB的板層、采用星型拓?fù)涞腣cc引線，并在Vcc引腳加上適當(dāng)?shù)娜ヱ铍娙?，將有助于改善系統(tǒng)的性能，獲得最佳指標(biāo)。電源布線和旁路的基本原則

明智的PCB板層分配便于簡(jiǎn)化后續(xù)的布線處理，對(duì)于一個(gè)四層PCB板(WLAN中常用的電路板)，在大多數(shù)應(yīng)用中用電路板的頂層放置元器件和RF引線，第二層作為系統(tǒng)地，電源部分放置在第三層，任何信號(hào)線都可以分布在第四層。第二層采用連續(xù)的地平面布局對(duì)于建立阻抗受控的RF信號(hào)通路非常必要，它還便于獲得盡可能短的地環(huán)路，為第一層和第三層提供高度的電氣隔離，使得兩層之間的耦合最小。當(dāng)然，也可以采用其它板層定義的方式(特別是在電路板具有不同的層數(shù)時(shí))，但上述結(jié)構(gòu)是經(jīng)過驗(yàn)證的一個(gè)成功范例。

大面積的電源層能夠使Vcc布線變得輕松，但是，這種結(jié)構(gòu)常常是引發(fā)系統(tǒng)性能惡化的導(dǎo)火索，在一個(gè)較大平面上把所有電源引線接在一起將無法避免引腳之間的噪聲傳輸。反之，如果使用星型拓?fù)鋭t會(huì)減輕不同電源引腳之間的耦合。圖1給出了星型連接的Vcc布線方案，該圖取自MAX2826IEEE802.11a/g收發(fā)器的評(píng)估板。圖中建立了一個(gè)主Vcc節(jié)點(diǎn)，從該點(diǎn)引出不同分支的電源線，為RFIC的電源引腳供電。每個(gè)電源引腳使用獨(dú)立的引線在引腳之間提供了空間上的隔離，有利于減小它們之間的耦合。另外，每條引線還具有一定的寄生電感，這恰好是我們所希望的，它有助于濾除電源線上的高頻噪聲。

圖1：星型拓?fù)涞腣cc布線。

使用星型拓?fù)銿cc引線時(shí)，還有必要采取適當(dāng)?shù)碾娫慈ヱ?，而去耦電容存在一定的寄生電感。事?shí)上，電容等效為一個(gè)串聯(lián)的RLC電路，電容在低頻段起主導(dǎo)作用，但在自激振蕩頻率(SRF)：

之后，電容的阻抗將呈現(xiàn)出電感性。由此可見，電容器只是在頻率接近或低于其SRF時(shí)才具有去耦作用，在這些頻點(diǎn)電容表現(xiàn)為低阻。圖2給出了不同容值下的典型S11參數(shù)，從這些曲線可以清楚地看到SRF，還可以看出電容越大，在較低頻率處所提供的去耦性能越好(所呈現(xiàn)的阻抗越低)。

圖2：不同頻率下的電容阻抗變化。

在Vcc星型拓?fù)涞闹鞴?jié)點(diǎn)處最好放置一個(gè)大容量的電容器，如2.2μF。該電容具有較低的SRF，對(duì)于消除低頻噪聲、建立穩(wěn)定的直流電壓很有效。IC的每個(gè)電源引腳需要一個(gè)低容量的電容器(如10nF)，用來濾除可能耦合到電源線上的高頻噪聲。對(duì)于那些為噪聲敏感電路供電的電源引腳，可能需要外接兩個(gè)旁路電容。例如：用一個(gè)10pF電容與一個(gè)10nF電容并聯(lián)提供旁路，可以提供更寬頻率范圍的去耦，盡量消除噪聲對(duì)電源電壓的影響。每個(gè)電源引腳都需要認(rèn)真檢驗(yàn)，以確定需要多大的去耦電容以及實(shí)際電路在哪些頻點(diǎn)容易受到噪聲的干擾。

良好的電源去耦技術(shù)與嚴(yán)謹(jǐn)?shù)腜CB布局、Vcc引線(星型拓?fù)?相結(jié)合，能夠?yàn)槿魏蜶F系統(tǒng)設(shè)計(jì)奠定穩(wěn)固的基礎(chǔ)。盡管實(shí)際設(shè)計(jì)中還會(huì)存在降低系統(tǒng)性能指標(biāo)的其它因素，但是，擁有一個(gè)“無噪聲”的電源是優(yōu)化系統(tǒng)性能的基本要素。接地和過孔設(shè)計(jì)

地層的布局和引線同樣是WLAN電路板設(shè)計(jì)的關(guān)鍵，它們會(huì)直接影響到電路板的寄生參數(shù)，存在降低系統(tǒng)性能的隱患。RF電路設(shè)計(jì)中沒有唯一的接地方案，設(shè)計(jì)中可以通過幾個(gè)途徑達(dá)到滿意的性能指標(biāo)?？梢詫⒌仄矫婊蛞€分為模擬信號(hào)地和數(shù)字信號(hào)地，還可以隔離大電流或功耗較大的電路。根據(jù)以往WLAN評(píng)估板的設(shè)計(jì)經(jīng)驗(yàn)，在四層板中使用單獨(dú)的接地層可以獲得較好的結(jié)果。憑借這些經(jīng)驗(yàn)性的方法，用地層將RF部分與其它電路隔離開，可以避免信號(hào)間的交叉干擾。如上所述，電路板的第二層通常作為地平面，第一層用于放置元件和RF引線。

接地層確定后，將所有的信號(hào)地以最短的路徑連接到地層非常關(guān)鍵，通常用過孔將頂層的地線連接到地層，需要注意的是，過孔呈現(xiàn)為感性。圖3所示為過孔精確的電氣特性模型，其中Lvia為過孔電感，Cvia為過孔PCB焊盤的寄生電容。如果采用這里所討論的地線布局技術(shù)，可以忽略寄生電容。一個(gè)1.6mm深、孔徑為0.2mm的過孔具有大約0.75nH的電感，在2.5GHz/5.0GHzWLAN波段的等效電抗大約為12Ω/24Ω。因此，一個(gè)接地過孔并不能夠?yàn)镽F信號(hào)提供真正的接地，對(duì)于高品質(zhì)的電路板設(shè)計(jì)，應(yīng)該在RF電路部分提供盡可能多的接地過孔，特別是對(duì)于通用的IC封裝中的裸露接地焊盤。不良的接地還會(huì)在接收前端或功率放大器部分產(chǎn)生有害的輻射，降低增益和噪聲系數(shù)指標(biāo)。還需注意的是，接地焊盤的不良焊接會(huì)引發(fā)同樣的問題。除此之外，功率放大器的功耗也需要多個(gè)連接地層的過孔。

圖3：過孔的電特性模型。

濾除其它級(jí)電路的噪聲、抑制本地產(chǎn)生的噪聲，從而消除級(jí)與級(jí)之間通過電源線的交叉干擾，這是Vcc去耦帶來的好處。如果去耦電容使用了同一接地過孔，由于過孔與地之間的電感效應(yīng)，這些連接點(diǎn)的過孔將會(huì)承載來自兩個(gè)電源的全部RF干擾，不僅喪失了去耦電容的功能，而且還為系統(tǒng)中的級(jí)間噪聲耦合提供了另外一條通路。

在本文的后面部分將會(huì)看到，PLL的實(shí)現(xiàn)在系統(tǒng)設(shè)計(jì)中總是面臨巨大挑戰(zhàn)，要想獲得滿意的雜散特性必須有良好的地線布局。目前，IC設(shè)計(jì)中將所有的PLL和VCO都集成到了芯片內(nèi)部，大多數(shù)PLL都利用數(shù)字電流電荷泵輸出通過一個(gè)環(huán)路濾波器控制VCO。通常，需要用二階或三階的RC環(huán)路濾波器濾除電荷泵的數(shù)字脈沖電流，得到模擬控制電壓?？拷姾杀幂敵龅膬蓚€(gè)電容必須直接與電荷泵電路的地連接。這樣，可以隔離地回路的脈沖電流通路，盡量減小LO中相應(yīng)的雜散頻率。第三個(gè)電容(對(duì)于三階濾波器)應(yīng)該直接與VCO的地層連接，以避免控制電壓隨數(shù)字電流浮動(dòng)。如果違背這些原則，將會(huì)導(dǎo)致相當(dāng)大的雜散成分。

圖4所示為PCB布線的一個(gè)范例，在接地焊盤上有許多接地過孔，允許每個(gè)Vcc去耦電容有其獨(dú)立的接地過孔。方框內(nèi)的電路是PLL環(huán)路濾波器，第一個(gè)電容直接與GND_CP相連，第二個(gè)電容(與一個(gè)R串聯(lián))旋轉(zhuǎn)180度，返回到相同的GND_CP，第三個(gè)電容則與GND_VCO相連。這種接地方案可以獲得較高的系統(tǒng)性能。

圖4.以MAX2827參考設(shè)計(jì)板為例的PLL濾波器元件布局。通過適當(dāng)?shù)碾娫春徒拥匾种芇LL雜散信號(hào)

滿足802.11a/b/g系統(tǒng)發(fā)送頻譜模板的要求是設(shè)計(jì)過程中的一個(gè)難點(diǎn)，必須對(duì)線性指標(biāo)和功耗進(jìn)行平衡，并留出一定裕量，確保在維持足夠的發(fā)射功率的前提下符合IEEE和FCC規(guī)范。IEEE802.11g系統(tǒng)在天線端所要求的典型輸出功率為+15dBm，頻率偏差20MHz時(shí)為-28dBr。頻帶內(nèi)相鄰信道的功率抑制比(ACPR)是器件線性特性的函數(shù)，這在一定前提下、對(duì)于特定的應(yīng)用是正確的。在發(fā)送通道優(yōu)化ACPR特性的大量工作是靠憑借經(jīng)驗(yàn)對(duì)TxIC和PA的偏置進(jìn)行調(diào)節(jié)，并對(duì)PA的輸入級(jí)、輸出級(jí)和中間級(jí)的匹配網(wǎng)絡(luò)進(jìn)行調(diào)諧實(shí)現(xiàn)的。

然而，并非所有引發(fā)ACPR的問題都?xì)w咎于器件的線性特性，一個(gè)很好的例證是：在經(jīng)過一系列的調(diào)節(jié)、對(duì)功率放大器和PA驅(qū)動(dòng)器(對(duì)ACPR起主要作用的兩個(gè)因素)進(jìn)行優(yōu)化后，WLAN發(fā)送器的鄰道特性還是無法達(dá)到預(yù)期的指標(biāo)。這時(shí)，需要注意來自發(fā)送器鎖相環(huán)中本振(LO)的雜散信號(hào)同樣會(huì)使ACPR性能變差。LO的雜散信號(hào)會(huì)與被調(diào)制的基帶信號(hào)混頻，混頻后的成分將沿著預(yù)期的信號(hào)通道進(jìn)行放大。這一混頻效應(yīng)只有在PLL雜散成分高于一定門限時(shí)才會(huì)產(chǎn)生問題，低于一定門限時(shí)，ACPR將主要受PA非線性的制約。當(dāng)Tx輸出功率和頻譜模板特性是“線性受限”時(shí)，我們需要對(duì)線性指標(biāo)和輸出功率進(jìn)行平衡；如果LO雜散特性成為制約ACPR性能的主要因素時(shí)，我們所面臨的將是“雜散受限”，需要在指定的POUT下將PA偏置在更高的工作點(diǎn)，減弱它對(duì)ACPR的影響,這將消耗更大的電流，限制設(shè)計(jì)的靈活性。

上述討論提出了另外一個(gè)問題，即如何有效地將PLL雜散成分限制在一定的范圍內(nèi)，使其不對(duì)發(fā)射頻譜產(chǎn)生影響。一旦發(fā)現(xiàn)了雜散成分，首先想到的方案就是將PLL環(huán)路濾波器的帶寬變窄，以便衰減雜散信號(hào)的幅度。這種方法在極少數(shù)的情況下是有效的，但它存在一些潛在問題。

圖5給出了一種假設(shè)的情況，假設(shè)設(shè)計(jì)中采用了一個(gè)具有20MHz相對(duì)頻率的N分頻合成器，如果環(huán)路濾波器是二階的，截止頻率為200kHz，滾降速率通常為40dB/decade，在20MHz頻點(diǎn)可以獲得80dB的衰減。如果參考雜散成分為-40dBc(假設(shè)可以導(dǎo)致有害的調(diào)制分量的電平),產(chǎn)生雜散的機(jī)制可能超出環(huán)路濾波器的作用范圍(如果它是在濾波器之前產(chǎn)生的，其幅度可能非常大)。壓縮環(huán)路濾波器的帶寬將不會(huì)改善雜散特性，反而提高了PLL鎖相時(shí)間，對(duì)系統(tǒng)產(chǎn)生明顯的負(fù)面影響。

圖5：采用環(huán)路濾波器的效果。

經(jīng)驗(yàn)證明，抑制PLL雜散最有效的途徑應(yīng)該是合理的接地、電源布局和去耦技術(shù)，本文討論的布線原則是減小PLL雜散分量的良好設(shè)計(jì)開端?？紤]到電荷泵中存在較大的電流變化，采用星型拓?fù)浞浅１匾?。如果沒有足夠的隔離，電流脈沖產(chǎn)生的噪聲會(huì)耦合到VCO的電源，對(duì)VCO頻率進(jìn)行調(diào)制，通常稱為“VCO牽引”。通過電源線間的物理間隔和每個(gè)Vcc引腳的去耦電容、合理放置接地過孔、引入一個(gè)串聯(lián)的鐵氧體元件(作為最后一個(gè)手段)等措施可