IC單元版圖設(shè)計(jì)-PPT精選文檔

1第三章

基本IC單元的版圖設(shè)計(jì)1第三章

基本IC單元的版圖設(shè)計(jì)123.1基本IC單元版圖電阻電容電感二極管雙極晶體管23.1基本IC單元版圖23電阻材料：常用的電阻材料是多晶硅。較厚的多晶硅薄層有較低的電阻值（有較多的空間讓電流流過，傳導(dǎo)電流的能力較強(qiáng)），較薄的多晶硅薄層有較大的電阻值。其他因素，如材料的類型、長度、寬度等也將改變電阻值。對于一個(gè)給定的集成電路工藝，可以認(rèn)為薄膜厚度是常數(shù)，它是我們不能改變的參數(shù)之一。對于一個(gè)給定的材料，我們能夠改變的只有長度和寬度。3.2基本IC單元版圖設(shè)計(jì)

–電阻WLH(厚度)I=電流3電阻材料：3.2基本IC單元版圖設(shè)計(jì)–電阻WLH(厚34445方塊/薄層電阻：每方歐姆是IC中電阻的基本單位。每方歐姆數(shù)值也被稱為材料的薄層電阻。材料可以是poly，也可以是金屬，或者任何其他采用的材料。可以根據(jù)任意矩形計(jì)算方數(shù)。

“方數(shù)=L/W”方數(shù)并不一定是整數(shù)，可以含有小數(shù)，如4.28方。例如，設(shè)材料是“80x10”大?。ㄈ魏慰赡軉挝唬瑒t80/10=8方?；綢C單元版圖設(shè)計(jì)

–

電阻123456788010電流5方塊/薄層電阻：基本IC單元版圖設(shè)計(jì)–電阻156方塊/薄層電阻：

-設(shè)計(jì)/工藝/規(guī)則手冊：薄層電阻（率）ρ-對于薄層電阻，同一種材料層，不同制造商的數(shù)值會有所不同，其中一個(gè)可能的原因是厚度的不同。

-用“四探針測試”法探測每方歐姆數(shù)值（R=V/I）。

-ic中典型的電阻值：poly柵：2~3歐姆/方

metal層：20~100毫歐姆/方（小電阻；良導(dǎo)體）

diffusion：2~200歐姆/方

-工藝中的任何材料都可以做電阻。常用的材料有poly和diffusion。常用電阻器阻值范圍：10~50歐姆

100~2k歐姆

2k~100k歐姆

-電阻值計(jì)算公式：R=（L/W）*ρ基本IC單元版圖設(shè)計(jì)

–

電阻6方塊/薄層電阻：基本IC單元版圖設(shè)計(jì)–電阻67

四探針測試法：對芯片上一個(gè)很大的正方形電阻器通以給定的電流并且測試兩端電壓差得方法。根據(jù)已知的電流值，由公式V=IR，計(jì)算得到電阻值。如何確定每方歐姆數(shù)值7四探針測試法：對芯片上一個(gè)很大的正方形電阻器通以給78多晶硅電阻公式：基本電阻器版圖

-以硅片作為襯底材料，在襯底上淀積一層多晶硅，再在多晶硅層上覆蓋一層氧化層，形成隔離的絕緣層，然后在氧化層上刻蝕出用于連接的接觸孔。

一般接觸孔位于多晶硅的兩頭。

體區(qū)電阻公式：rb=（Lb/Wb）*ρb

基本IC單元版圖設(shè)計(jì)

–電阻LWtopviewcrosssectionalviewsubstratepolyoxidemetalcontact8多晶硅電阻公式：基本電阻器版圖基本IC單元版圖設(shè)計(jì)–電89多晶硅電阻公式：考慮接觸電阻rc

-由于有接觸電阻的存在，所以R=rb+2rc

（rc為兩個(gè)接觸端的接觸電阻）

-接觸區(qū)被認(rèn)為是有固定長度的。如果接觸區(qū)的寬度增大，接觸電阻將

變小；如果接觸區(qū)的寬度減小，接觸電阻將變大。

-總接觸電阻Rcontact=rc=Rc/Wc=Ω*um/um

（Rc是由接觸所決定的電阻因子，單位“Ω*um”；Wc為接觸區(qū)寬度）

-接觸區(qū)的寬度可能并不一定和電阻器的寬度相同，它取決于工藝的設(shè)

計(jì)規(guī)則，可能會要求接觸區(qū)寬度必須小于電阻器寬度。基本IC單元版圖設(shè)計(jì)

–電阻1002003001020304050W/umR□/Ω1002003001020304050W/umR□/Ωideally,R□/Ω=constantactually,R□/Ωincreasesas“W”decreases9多晶硅電阻公式：考慮接觸電阻rc基本IC單元版圖設(shè)計(jì)–910多晶硅電阻公式：改變體材料

-原因：poly柵電阻大約只有2~3歐姆/方，有時(shí)我們要求電阻的范圍更大一些。改變體材料能夠有效提高電阻率，有助于得到較高的、更有用的電阻率。

-改變電阻率的方法：可以淀積另一層具有不同電阻特性的多晶硅?？梢酝ㄟ^改變已淀積在芯片上的多晶硅材料層的結(jié)構(gòu)來改變電阻率。

-具體制作方法：在所用的多晶硅材料的中部開一個(gè)窗口，并注入另外的雜質(zhì)材料，阻礙電子的流動(dòng)，來提高電阻率。另一種方法是將中間的多晶硅刻蝕掉一部分使其變薄。這些被改變的材料塊為電阻的“體”。通常會有一個(gè)設(shè)計(jì)規(guī)則用以說明體區(qū)邊界與接觸區(qū)的最小距離，這個(gè)間隔上原始的多晶硅被稱為電阻器的“頭”?？傠娮瑁?/p>

R=rb+2rh+2rc

=

(Lb/Wb)*ρb

+2(Lh/Wh)*ρh

+2

Rc/Wc

基本IC單元版圖設(shè)計(jì)

–電阻10多晶硅電阻公式：改變體材料基本IC單元版圖設(shè)計(jì)–電阻1011多晶硅電阻公式：改變體材料

基本IC單元版圖設(shè)計(jì)

–電阻topviewcrosssectionalviewsubstratepolyoxidemetalcontactbodyhead11多晶硅電阻公式：改變體材料基本IC單元版圖設(shè)計(jì)–電阻1112實(shí)際電阻分析：

-在CAD畫圖中做出來的電阻器經(jīng)常是明顯地小于或者大于你所畫的，

被稱為δ項(xiàng)，需要在公式里對該項(xiàng)進(jìn)行補(bǔ)償。

-接觸區(qū)誤差：

接觸孔刻蝕的時(shí)候，得到的實(shí)際接觸孔尺寸和寬度產(chǎn)生了誤差，我們

稱之為寬度的δ（也稱為公差、誤差、變化量、尺寸變化、溢出或者

變化）。δ可正可負(fù)，即過加工或者欠加工。寬度、長度變化分別用

δW和δL表示。如假設(shè)W是4um，而δW是0.06um，這表明實(shí)際的寬度最大是4.06um，最小是3.94um，大小取決于δ表示的是過加工還是欠加工。

-“體區(qū)誤差”和“頭區(qū)誤差”同樣也需考慮。電阻公式改寫為：

R=[(Lb

+δLb

)/(Wb

+δWb

)]ρb

+

2[(Lh

+δLh

)/(Wh

+δWh

)]ρh

+2

[Rc/(Wc+δWc)]基本IC單元版圖設(shè)計(jì)

–電阻12實(shí)際電阻分析：基本IC單元版圖設(shè)計(jì)–電阻1213練習(xí)題某電阻器的圖形尺寸為：長度=95um，寬度=12um，材料的電阻率為每方65歐姆。在制造時(shí)，測量得到的電阻器的寬度減小了0.2um，實(shí)際電阻值是多少呢？13練習(xí)題某電阻器的圖形尺寸為：長度=95um，寬度=12u1314實(shí)際電阻分析：擴(kuò)展電阻

基本IC單元版圖設(shè)計(jì)

–電阻smallspreadregionbigspreadregionuncertainregionuncertainregion14實(shí)際電阻分析：擴(kuò)展電阻基本IC單元版圖設(shè)計(jì)–電阻sm1415實(shí)際電阻分析：擴(kuò)展電阻

-當(dāng)電子離開接觸區(qū)后，電子傳播的實(shí)際路徑是逐漸展開的，直到它們最終達(dá)到整個(gè)多晶硅寬度。所表現(xiàn)出的電阻稱之為“擴(kuò)展電阻”。

-擴(kuò)展電阻和許多因素有關(guān)。如果采用的是寬接觸區(qū)和寬電阻條結(jié)構(gòu)，這種影響可以忽略。但如果一個(gè)電阻的接觸區(qū)設(shè)計(jì)的較小且非常靠近，以至于電子沒有足夠的時(shí)間展開到多晶硅全部寬度方向，電流分布的寬度小于多晶硅的設(shè)計(jì)寬度，此時(shí)需考慮因擴(kuò)展而帶來的誤差。

-有些制造商允許金屬與接觸延伸到多晶硅之外，這消除了展開區(qū)的問題。能否這樣設(shè)計(jì)取決于工藝技術(shù)。

-對于接觸電阻和擴(kuò)展電阻項(xiàng)精確而詳細(xì)的計(jì)算隨制造商的不同而變，并且這屬于商業(yè)秘密。有多種技術(shù)和公式用于ic制造去確定擴(kuò)展電阻項(xiàng)，這些技術(shù)和公式的大部分是不公開的。

-總電阻方程：

R=rb+2rh+2rc+2rs

（“rs”是來自于擴(kuò)展區(qū)的電阻，擴(kuò)展因子，見工藝手冊。）（也有將接觸電阻和擴(kuò)散電阻組合在一起以一個(gè)單獨(dú)項(xiàng)表示的）基本IC單元版圖設(shè)計(jì)

–電阻15實(shí)際電阻分析：擴(kuò)展電阻基本IC單元版圖設(shè)計(jì)–電阻1516實(shí)際的最小電阻尺寸：

-制造商可以很好地控制中部區(qū)域（體區(qū)）的材料，但對外部的區(qū)域，如頭區(qū)或接觸區(qū)的控制不太理想。

-因?yàn)槟承│捻?xiàng)可能會比較大，如0.1um，因此應(yīng)保持最小體區(qū)長度為10um，這將使你的誤差下降到百分之一。如果需要一個(gè)相當(dāng)精確的電阻，則要確保體區(qū)長度為10um或更長，以使δ的影響最小化。

-“確保體區(qū)長度至少達(dá)到10um，寬度5um。”則電阻器的最小寬度也應(yīng)為5um。經(jīng)驗(yàn)法則：對高精度要求，將電阻做寬，做長，或即寬又長。（經(jīng)驗(yàn)是給出至少是10微米長，5微米寬）基本IC單元版圖設(shè)計(jì)

–

電阻16實(shí)際的最小電阻尺寸：基本IC單元版圖設(shè)計(jì)–電阻1617思考題某電阻需要通過100微安電流，該電阻寬3微米，如果它的電流密度值為0.2毫安/微米，該電阻能可靠工作嗎？假設(shè)需要一個(gè)能承受12毫安電流的電阻。其大小為50歐姆，并且要求其對工藝變化不敏感。有三個(gè)選擇：多晶硅：電流密度為0.27mA/um,薄層電阻率為225；

N阱：電流密度為0.72mA/um,薄層電阻率為870；擴(kuò)散電阻：電流密度為0.93mA/um,薄層電阻率為1290；那個(gè)能滿足設(shè)計(jì)要求呢？17思考題某電阻需要通過100微安電流，該電阻寬3微米，如殊要求的電阻:-通常情況下，在CMOS工藝中只有一些低電阻率的材料。

-通常，體區(qū)材料的最小寬度比接觸區(qū)材料的最小寬度小。=〉“狗骨”

-采用折彎結(jié)構(gòu)的“折彎型電阻器”可以減小占用空間大小。

-計(jì)算方塊數(shù)的經(jīng)驗(yàn)法則：

直線區(qū)按方塊數(shù)計(jì)算，而每個(gè)拐角僅按半方計(jì)算。

-一般來說，2k歐姆的電阻比較容易設(shè)計(jì)。

-小電阻-高精度：可以利用大塊的金屬。金屬將滿足低電阻的要求，大尺寸則將使δ項(xiàng)的影響最小化，有助于提高精度?；綢C單元版圖設(shè)計(jì)

–電阻高阻值電阻的狗骨結(jié)構(gòu)12543方塊數(shù)=5+2個(gè)拐角=6方19特殊要求的電阻:基本IC單元版圖設(shè)計(jì)–電阻高阻值電阻1920202021設(shè)計(jì)的重要依據(jù):電流密度

-對于選擇電阻的寬度，電流密度是重要的。如果需要通過電阻大量的電流，你會使用一個(gè)大的、粗的線。

-電流密度是材料中能夠可靠流過的電流量。工藝手冊中有關(guān)于某些特定材料電流密度的介紹，工藝中任何能夠被用于傳導(dǎo)電流的材料都有一個(gè)對應(yīng)的電流密度，制造商的這些數(shù)據(jù)是根據(jù)薄層厚度來確定的。典型的電流密度大約是“每微米寬度0.5mA”。和寬度有關(guān)是因?yàn)樵O(shè)計(jì)得越寬，能夠通過的電流越多。

-有時(shí)，在工藝手冊中會告知“熔斷電流”大小，就是在一定的時(shí)間內(nèi)毀壞電阻所需的電流大小。

Imax=D*WImax：最大允許可靠流過的電流mAD：材料的電流密度mA/umW：材料的寬度um基本IC單元版圖設(shè)計(jì)

–

電阻21設(shè)計(jì)的重要依據(jù):電流密度基本IC單元版圖設(shè)計(jì)–電阻2122基本材料的復(fù)用:

-pmos/nmos晶體管去掉柵，就可以得到一些我們想要的電阻，這些電阻被稱為“擴(kuò)散電阻”。對于擴(kuò)散電阻器版圖設(shè)計(jì)特別需要注意的是作為偏置連接的第三個(gè)電極（襯底連接到最正/負(fù)的電源）。

-擴(kuò)散電阻和多晶硅電阻比較：擴(kuò)散電阻：在襯底上進(jìn)行擴(kuò)散制得。邊界不清晰，在加工中擴(kuò)散區(qū)的擴(kuò)散使它們不太容易控制。多晶硅電阻：柵也是由多晶硅制造的，所以多晶硅是存在的材料，多晶硅層沉積在表面，可以精確地控制厚/長/寬度。

-“雙層多晶硅工藝”：一層多晶硅作柵，一層作電阻?；綢C單元版圖設(shè)計(jì)

–

電阻多晶硅電阻擴(kuò)散電阻低的功率耗散高的功率耗散寄生小寄生較大易于工藝控制工藝控制較難典型薄層電阻率小薄層電阻率可大可小兩電極器件三電極器件22基本材料的復(fù)用:基本IC單元版圖設(shè)計(jì)–電阻多晶硅電阻2223232324阱是低摻雜的，方塊電阻較大，因此大阻值的電阻亦可以用阱來做。24阱是低摻雜的，方塊電阻較大，因此大阻值的電阻亦可以用阱來2425252526各種能用于制作電阻的材料有：去掉柵的P型器件；去掉柵并且橫著全部做成P+，得到P+電阻；如果需要，可以去掉柵，再去掉P和P+，只在N阱中制作N+構(gòu)成N阱電阻。利用已有的可用材料構(gòu)造電阻可以節(jié)省費(fèi)用，減少問題和試驗(yàn)。26各種能用于制作電阻的材料有：2627電容概述：

-電容器是一種能夠儲存一定量電荷，即一定數(shù)目電子的器件。電容器存儲電荷的能力稱為電容。

-隨著電壓頻率的增加，通過電容器的電流AC電流會不斷增加。

3.3基本IC單元版圖設(shè)計(jì)

–

電容27電容概述：3.3基本IC單元版圖設(shè)計(jì)–電容2728

電容器的DC特性電容器的AC特性

-可以將電容器認(rèn)為是一個(gè)對頻率敏感的電阻。如果電容足夠大，當(dāng)某個(gè)頻率的電壓通過時(shí)，電路中仿佛根本不存在這個(gè)電容器，此時(shí)它更像一個(gè)阻值很小的電阻?！半娙萜魇菍︻l率敏感的電阻?！?/p>

-電容器的兩種阻斷情況：完全阻斷dc和僅允許通過某種頻率的AC信號。被稱為“隔直電容器”或“耦合電容器”。28電容器的DC特性電2829

-DC電源可能被許多噪聲所干擾，噪聲往往是高頻的AC信號。因此，如果在電源上跨接一個(gè)電容器，高頻噪聲將會被短路到地。而DC電壓被隔離，不會與地短接。

-電容器有助于減少噪聲，旁路的電容器會將所有的高頻噪聲分流。這種電容器稱之為“去耦電容器”。29-DC電源可能被許多噪聲所干擾，噪聲往往是高2930電容值：

-在集成電路中，電介質(zhì)的厚度由所采用的制備工藝所限定。因此，單位面積的電容值是一個(gè)常數(shù)C1，C1由電介質(zhì)的厚度和介電常數(shù)決定。

-與電阻一樣，制備得到的實(shí)際電容器尺寸可能會比設(shè)計(jì)值偏大或者偏小，稱之為δ，計(jì)算長度，寬度以及面積時(shí)應(yīng)該考慮。基本IC單元版圖設(shè)計(jì)

–電容-表面/平面電容Carea：即為平行板電容30電容值：基本IC單元版圖設(shè)計(jì)–電容-表面/平面電容3031

邊緣電容：當(dāng)電容非常小時(shí)，電容并不能完全根據(jù)單位電容按比例變化。通過測試大量不同尺寸的電容器，研究人員發(fā)現(xiàn)對于小的電容器，電容值比預(yù)想的要大。

-研究發(fā)現(xiàn)沿著極板的邊緣隱藏著電容，稱為邊緣電容。在遠(yuǎn)離電容器邊緣的區(qū)域，邊緣電容可以忽略。

-邊緣電容Cperiphery

：單位邊緣電容常數(shù)乘以電容器的總周長

-總電容：

Ctotal=Carea+Cperiphery=L*W*C1+(2(L+)+2(W+))C231邊緣電容：當(dāng)電容非常小時(shí)，電容并不能完全根據(jù)單位3132基本IC單元版圖設(shè)計(jì)

–電容練習(xí)題：32基本IC單元版圖設(shè)計(jì)–電容練習(xí)題：3233N阱電容器：

-N阱與多晶硅覆蓋部分的面積即為電容器的面積。由于N阱存在電阻，因此N阱電容器的下極板明顯存在著串聯(lián)電阻。可通過在上極板的兩邊或四邊都放置接觸孔的方法來降低串聯(lián)電阻。

擴(kuò)散電容器：

-上極板使用一大塊多晶硅柵，下極板使用N阱，柵下面的二氧化硅作為電介質(zhì)，用n+作為下極板N阱的接觸區(qū)，因?yàn)樯蠘O板是一大塊柵，所以采用馬蹄形的多個(gè)金屬接觸孔。稱之為“擴(kuò)散電容器”?；綢C單元版圖設(shè)計(jì)

–

電容NwellN+gateNwellcapacitorgateM1diffusioncapacitor33N阱電容器：基本IC單元版圖設(shè)計(jì)–電容NwellN3334基本IC單元版圖設(shè)計(jì)–

電容寄生電容

34基本IC單元版圖設(shè)計(jì)–電容寄生電容3435金屬電容器：

-大多數(shù)用于信號傳輸?shù)碾娙萜鞫加山饘僦苽涠?。這樣就消除了寄生pn結(jié)，從而消除了寄生二極管的固有電容，同樣，對電壓的依賴性也消除了。

-由于上下層金屬間隔較遠(yuǎn)，所以為了得到與擴(kuò)散電容器相同的電容值，需要制備的金屬極板面積將大大增加。所以相同容值的金屬-金屬電容器比擴(kuò)散電容器占用的面積多得多。然而，為了得到一個(gè)性能優(yōu)越的信號傳輸電容，必須承受這種犧牲。

基本IC單元版圖設(shè)計(jì)

–電容35金屬電容器：基本IC單元版圖設(shè)計(jì)–電容3536基本IC單元版圖設(shè)計(jì)–

電容M1M2M3M4疊層金屬電容器-為了減少所占面積，可以采用“疊層金屬電容器”：多層金屬平板垂直地堆疊在一起，將奇數(shù)層和偶數(shù)層的金屬分別連在一起，形成兩個(gè)梳狀結(jié)構(gòu)的交叉，通過正確交叉連接金屬，可以在單位芯片面積上獲得更大電容。36基本IC單元版圖設(shè)計(jì)–電容M1M2M3M4疊層金屬電3637-當(dāng)金屬用作芯片互聯(lián)線時(shí)，要做的是減小金屬之間的電容，而不是產(chǎn)生電容。所以，通常金屬與金屬之間的絕緣層非常厚，以減小寄生電容。但厚的絕緣層使金屬電容器變得非常龐大，所以，用這種方法制備電容并不是非常有用。

-氮化硅具有較高的介電常數(shù)，可以作為非常薄的介質(zhì)層。

-可以采用具有較高介電常數(shù)且易于用CVD（化學(xué)氣相沉積）方法制備的材料“氮化硅”來用作金屬-金屬之間的電介質(zhì)。不過需要額外的掩模板和工藝步驟。M1M2氮化物介質(zhì)電容器介質(zhì)(氮化物)37-當(dāng)金屬用作芯片互聯(lián)線時(shí)，要做的是減小金屬之間的37IC單元版圖設(shè)計(jì)-PPT精選文檔3839基本電感：

-“右手定則”，又稱“Hitchhiker定律”。

-如果導(dǎo)線上有電流，那么它產(chǎn)生的磁場會使附近導(dǎo)線產(chǎn)生電流，即第二根導(dǎo)線會感應(yīng)出電流，這稱為“電感”。

-磁場不僅會與周圍的ic器件相互作用，而且對導(dǎo)線本身的電流產(chǎn)生影響，這種現(xiàn)象稱為“自感”。

-穩(wěn)定的直流電流會產(chǎn)生靜止的磁場。靜止的磁場對其他導(dǎo)體雖然有影響，但不會在這些導(dǎo)體中產(chǎn)生電流。

基本IC單元版圖設(shè)計(jì)

–電感39基本電感：基本IC單元版圖設(shè)計(jì)–電感3940基本IC單元版圖設(shè)計(jì)

–電感-電容上電壓頻率增加時(shí)，其傳導(dǎo)電流的能力加強(qiáng)，電感的特性與之不同。電感上電壓頻率增加時(shí)，變化的磁場會感應(yīng)出電壓與電流，并與原來的電壓電流方向相反，這樣原來的電壓電流就會被抵消掉一部分。頻率越高，此效應(yīng)越嚴(yán)重，流過電感的電流就越小。

“電容對高頻來說是通路，電感阻礙高頻信號通過?！?

電感主要用于高頻電路中，或作為匹配電路，或作為射頻扼流圈。也可用電感制作片上變壓器。40基本IC單元版圖設(shè)計(jì)–電感-電容上電壓頻率增加時(shí)4041拐角特征化41拐角特征化4142螺旋電感：

-螺旋電感，字面上是將導(dǎo)線繞成螺旋形狀。

-螺旋電感不僅節(jié)省空間，還有另一好處，就是螺旋線每一圈形成的磁場會與其他圈產(chǎn)生的磁場相互作用，使總的電感比相同長度的導(dǎo)線產(chǎn)生的電感量大，稱為互感。

-螺旋電感金屬層性質(zhì)對器件性能有嚴(yán)重影響。電感的金屬層很薄，就會有寄生電阻，金屬的電阻特性會影響電感的Q值?；綢C單元版圖設(shè)計(jì)

–電感42螺旋電感：基本IC單元版圖設(shè)計(jì)–電感4243基本IC單元版圖設(shè)計(jì)

–電感電感品質(zhì)因子：

-寄生電阻、電容會對電感性能有不利的影響。低頻和高頻時(shí)，串聯(lián)電阻和電容分別會使電感偏離理想的頻率響應(yīng)。

Q值為40的電感性能較優(yōu)-寄生效應(yīng)很?。?/p>

Q值為5的電感性能較劣-寄生效應(yīng)很大。

-提高Q值：

1）減少螺旋線的串聯(lián)電阻。厚的、電阻率低的金屬制作螺旋電感。

2）寬的金屬線也可以提高Q值，但寄生電容增加。

3）在螺旋線圈下面加入一些結(jié)構(gòu)減少電容。?43基本IC單元版圖設(shè)計(jì)–電感電感品質(zhì)因子：4344基本IC單元版圖設(shè)計(jì)

–電感螺旋電感M1M244基本IC單元版圖設(shè)計(jì)–電感螺旋電感M1M24445疊層電感：

從一層金屬電感的中心連到另一層金屬電感上。

最好使用螺旋電感，而非疊層電感。建模困難臨近效應(yīng)：

-要保證所有的導(dǎo)線都遠(yuǎn)離電感。因?yàn)榭拷姼械膶?dǎo)線會影響電感量。

“導(dǎo)線距離電感的最小距離是5倍的電感線寬?！?/p>

-電感存在于ic的任何地方，每根導(dǎo)線自身都存在著電感，但最重要的

是要考慮電源線。

-高頻版圖要平滑?；綢C單元版圖設(shè)計(jì)

–電感45疊層電感：基本IC單元版圖設(shè)計(jì)–電感45IC單元版圖設(shè)計(jì)-PPT精選文檔46IC單元版圖設(shè)計(jì)-PPT精選文檔47IC單元版圖設(shè)計(jì)-PPT精選文檔48IC單元版圖設(shè)計(jì)-PPT精選文檔49IC單元版圖設(shè)計(jì)-PPT精選文檔50IC單元版圖設(shè)計(jì)-PPT精選文檔51IC單元版圖設(shè)計(jì)-PPT精選文檔52IC單元版圖設(shè)計(jì)-PPT精選文檔53IC單元版圖設(shè)計(jì)-PPT精選文檔54IC單元版圖設(shè)計(jì)-PPT精選文檔5556二極管：

-在cmos工藝中，二極管對提供參考電壓、溫度補(bǔ)償以及溫度測量等都非常有用。如放大器和反饋回路中的二極管可以構(gòu)成對數(shù)放大器。

-由雙極型晶體管構(gòu)造二極管時(shí)，可以將基極和集電極短路。作為一種選擇可以將bipolar的埋層、集電極及其接觸層省略掉。但是為了確保更好的匹配性，一般會將集電極保留下來，并與基極短接。

基本IC單元版圖設(shè)計(jì)

–二極管EBCCbipolar-〉diode56二極管：基本IC單元版圖設(shè)計(jì)–二極管EBCCbip5657基本IC單元版圖設(shè)計(jì)

–二極管-變?nèi)荻O管具有一個(gè)可高度變化的結(jié)電容。所有的二極管都具有變?nèi)萏匦?，但是在變?nèi)荻O管中，我們采用了特殊的摻雜來進(jìn)一步增強(qiáng)這種可變電容的特性。

-變?nèi)荻O管的應(yīng)用：

變?nèi)荻O管在構(gòu)造壓控振蕩器時(shí)非常有用。利用其電容可變的特性，可以和芯片上的電感一起共同形成串聯(lián)或并聯(lián)的諧振電路。這樣，如果用一個(gè)外部的調(diào)諧電壓來改變二極管的電容，就可以改變電路的諧振頻率。57基本IC單元版圖設(shè)計(jì)–二極管-變?nèi)荻O管具有一個(gè)5758ESD保護(hù)：

-ESD保護(hù)，即“ElectroStaticDischarge”靜電釋放保護(hù)，是利用二極管的反向擊穿特性（因?yàn)殪o電都是很高的，如上千伏特電壓）。

-diode的反向擊穿電壓大約12伏左右。所以當(dāng)使用靜電保護(hù)的diode時(shí)，下一級的最大電壓也被鉗位在12v。

-優(yōu)秀的ESD二極管版圖都和能量流有關(guān)。

-為了盡可能多地泄放流入或流出diode的能量，將其畫成環(huán)形結(jié)構(gòu)。基本IC單元版圖設(shè)計(jì)

–二極管PN環(huán)形結(jié)構(gòu)PN結(jié)二極管58ESD保護(hù)：基本IC單元版圖設(shè)計(jì)–二極管PN環(huán)形結(jié)5859ESD保護(hù)：襯底ESD二極管：在p襯底上做n參雜形成“襯底二極管”的結(jié)構(gòu)被普遍用于ESD保護(hù)。當(dāng)環(huán)形二極管遭到高電壓沖擊時(shí)，能量從N接觸處注入，因?yàn)橛蠵環(huán)包圍N輸入，這樣高壓靜電的能量就有很多方向可以傳輸。這就是環(huán)形結(jié)構(gòu)的優(yōu)點(diǎn)——可以有許多通路讓能量離開芯片。在CMOS工藝中，襯底二極管是免費(fèi)制作的，不需要附加的工藝成本

基本IC單元版圖設(shè)計(jì)

–二極管PN襯底二極管59ESD保護(hù)：基本IC單元版圖設(shè)計(jì)–二極管PN襯底二5960-在n阱中制作的diode被稱為“阱二極管”。-在芯片上會會存在N阱，利用N阱，可以在中央注入P，周圍采用N型包圍-電流方向和襯底ESD二極管相反；-每個(gè)輸入和輸出引腳都需要ESD保護(hù)；NP阱二極管60-在n阱中制作的diode被稱為“阱二極管”。NP阱二極6061基本IC單元版圖設(shè)計(jì)

–二極管

阱二極管的典型應(yīng)用是形成從輸入到正電源的保護(hù)電路。襯底二極管的典型應(yīng)用是形成從輸入到負(fù)電源的保護(hù)電路。某些bipolar的研究者，對于到正負(fù)電源的通路都使用阱二極管。襯底二極管的版圖是p圍繞著n，而阱二極管的版圖是n圍繞著p。PN襯底二極管NP阱二極管61基本IC單元版圖設(shè)計(jì)–二極管阱二極管的6162ESD保護(hù)：

-每個(gè)輸入和輸出的引腳都需要ESD保護(hù)。每個(gè)引腳都放置ESD二極管也有一個(gè)缺陷，ESD二極管可能毀掉一塊芯片的優(yōu)良性能。假如一個(gè)很敏感的輸入引腳和一些噪聲很大的輸出引腳，ESD二極管將通過襯底和ESD二極管的電容將輸出連接到輸入。因此，在高頻電路中，任何應(yīng)用ESD二極管將是一個(gè)很大的問題。

-隨著電路頻率的增加，從阱到襯底的電容幾乎將所有的輸入輸出相互連接起來，這樣，在一些高頻電路中，人們可能故意不放ESD二極管，但在大規(guī)模的cmos微處理器中，ESD保護(hù)是一個(gè)需要重點(diǎn)關(guān)注的問題?；綢C單元版圖設(shè)計(jì)

–二極管62ESD保護(hù)：基本IC單元版圖設(shè)計(jì)–二極管6263特殊版圖結(jié)構(gòu)圓形版圖：

因高壓集中到一點(diǎn)時(shí)會像突然爆發(fā)的尖峰，若使用正方形版圖設(shè)計(jì)ESD二極管，那些電荷集中的拐角就存在電壓劇增的危險(xiǎn)?？墒褂脠A形的版圖防止高電壓和電流破壞二極管。梳狀版圖：在ESD二極管和變?nèi)荻O管中，還?？吹绞褂檬釥罱Y(jié)構(gòu)的版圖?；綢C單元版圖設(shè)計(jì)

–二極管NP圓形ESD二極管版圖PPPPNNN梳狀ESD二極管版圖63特殊版圖結(jié)構(gòu)基本IC單元版圖設(shè)計(jì)–二極管NP圓形E6364工作原理：

-cmos晶體管中的固有柵電容降低了器件的工作速度，然而，在bipolar中，開關(guān)區(qū)域可以做得很小，從而降低電容。

-bipolar用小尺寸解決了電容問題，具有更小的RC時(shí)間常數(shù)，因此，它們比CMOS晶體管的工作速度快很多。

-雙極：晶體管工作時(shí)，同時(shí)利用電子和空穴兩種載流子，好像存在兩個(gè)電極，一個(gè)吸引電子，一個(gè)吸引空穴。

CMOS器件僅僅利用一種載流子工作，所以被稱為單極型器件?；綢C單元版圖設(shè)計(jì)

–雙極性晶體管64工作原理：基本IC單元版圖設(shè)計(jì)–雙極性晶體管6465基于簡單的CMOS工藝并不能制造出高性能的bipolar。npn晶體管基極所加的0.8v左右電壓的作用對應(yīng)于FET中柵極的作用，作為一個(gè)開關(guān)的控制。一個(gè)理想的bipolar的基極電流應(yīng)該為零。-用bipolar搭建的邏輯門，任何時(shí)候都存在一個(gè)固定的靜態(tài)電流（基極電流）。因此，bipolar開關(guān)得越快，需要的電流越多，這也是大多數(shù)微處理器都采用CMOS工藝的原因。cmos電路的功耗要低得多。65基于簡單的CMOS工藝并不能制造出高性能的bipolar6566基本IC單元版圖設(shè)計(jì)

–雙極性晶體管NPNNlongitudinalNPNbipolarPPEBClateralNPNbipolarEBCNNP66基本IC單元版圖設(shè)計(jì)–雙極性晶體管NPNNlongit6667縱向工藝：

-采用縱向器件工藝技術(shù)可以更加精確地制備bipolar，基區(qū)可以比橫向工藝制備的小很多，相應(yīng)的，bipolar的開關(guān)速度比FET更快了。

-FET中柵長L決定了器件的速度，而bipolar的速度由p區(qū)寬度決定。

FET的L取決于工藝水平，而bipolar可以用一個(gè)少量的、快速的注入形成一個(gè)非常薄的p層，制備此注入層比制備很短的柵條容易得多?；綢C單元版圖設(shè)計(jì)

–雙極性晶體管67縱向工藝：基本IC單元版圖設(shè)計(jì)–雙極性晶體管6768縱向工藝：

-橫向工藝制備npn管，因需要p區(qū)接觸須增加p區(qū)的寬度，降低速度。

-縱向npn晶體管的基極和集電極連接似乎很困難，但是因器件各層的水平長度并不影響器件的速度，擴(kuò)展水平長度是解決問題的關(guān)鍵。

-基區(qū)/發(fā)射區(qū)結(jié)的制備要比基區(qū)/集電區(qū)結(jié)的制備重要的多，所以要使器件顛倒過來，最后制備發(fā)射區(qū)，因?yàn)橄戎苽涞膶颖群笾苽涞膶右惺芨嗟臄U(kuò)散過程和應(yīng)力作用。

基本IC單元版圖設(shè)計(jì)

–雙極性晶體管68縱向工藝：基本IC單元版圖設(shè)計(jì)–雙極性晶體管6869基本IC單元版圖設(shè)計(jì)

–雙極性晶體管外延生長-硅片退火構(gòu)建N區(qū)域-集電極N型-注入?yún)^(qū)69基本IC單元版圖設(shè)計(jì)–雙極性晶體管外延生長-硅片退火6970基本IC單元版圖設(shè)計(jì)

–雙極性晶體管70基本IC單元版圖設(shè)計(jì)–雙極性晶體管7071npnbipolar寄生效應(yīng)：

-在所有的寄生參數(shù)中，最突出的是基區(qū)電阻和集電區(qū)電容，這些寄生參數(shù)將會降低器件的性能。橫向pnpbipolar：

-BICMOS工藝兼容雙極型器件和CMOS器件的工藝。

-制備縱向pnp管時(shí)，需要用額外的一層來充分地隔離底部的集電區(qū)，這層隔離層在制備npn時(shí)是不需要的。大多數(shù)BiCMOS工藝不制備縱向pnp管，因?yàn)榛贐iCMOS工藝的縱向pnp管的制備成本實(shí)在是太高了。

-通常，制備橫向pnp管：一個(gè)n型區(qū)（通常是n阱），再這個(gè)n型區(qū)內(nèi)包含一個(gè)p型區(qū)和一個(gè)p+區(qū)?；綢C單元版圖設(shè)計(jì)

–雙極性晶體管71npnbipolar寄生效應(yīng)：基本IC單元版圖設(shè)計(jì)7172基本IC單元版圖設(shè)計(jì)

–雙極性晶體管EBCP+PN+NwellPlateralPNPbipolar72基本IC單元版圖設(shè)計(jì)–雙極性晶體管EBCP+PN+N7273737374第三章

基本IC單元的版圖設(shè)計(jì)1第三章

基本IC單元的版圖設(shè)計(jì)74753.1基本IC單元版圖電阻電容電感二極管雙極晶體管23.1基本IC單元版圖7576電阻材料：常用的電阻材料是多晶硅。較厚的多晶硅薄層有較低的電阻值（有較多的空間讓電流流過，傳導(dǎo)電流的能力較強(qiáng)），較薄的多晶硅薄層有較大的電阻值。其他因素，如材料的類型、長度、寬度等也將改變電阻值。對于一個(gè)給定的集成電路工藝，可以認(rèn)為薄膜厚度是常數(shù)，它是我們不能改變的參數(shù)之一。對于一個(gè)給定的材料，我們能夠改變的只有長度和寬度。3.2基本IC單元版圖設(shè)計(jì)

–電阻WLH(厚度)I=電流3電阻材料：3.2基本IC單元版圖設(shè)計(jì)–電阻WLH(厚767747778方塊/薄層電阻：每方歐姆是IC中電阻的基本單位。每方歐姆數(shù)值也被稱為材料的薄層電阻。材料可以是poly，也可以是金屬，或者任何其他采用的材料。可以根據(jù)任意矩形計(jì)算方數(shù)。

“方數(shù)=L/W”方數(shù)并不一定是整數(shù)，可以含有小數(shù)，如4.28方。例如，設(shè)材料是“80x10”大?。ㄈ魏慰赡軉挝唬?，則80/10=8方?；綢C單元版圖設(shè)計(jì)

–

電阻123456788010電流5方塊/薄層電阻：基本IC單元版圖設(shè)計(jì)–電阻17879方塊/薄層電阻：

-設(shè)計(jì)/工藝/規(guī)則手冊：薄層電阻（率）ρ-對于薄層電阻，同一種材料層，不同制造商的數(shù)值會有所不同，其中一個(gè)可能的原因是厚度的不同。

-用“四探針測試”法探測每方歐姆數(shù)值（R=V/I）。

-ic中典型的電阻值：poly柵：2~3歐姆/方

metal層：20~100毫歐姆/方（小電阻；良導(dǎo)體）

diffusion：2~200歐姆/方

-工藝中的任何材料都可以做電阻。常用的材料有poly和diffusion。常用電阻器阻值范圍：10~50歐姆

100~2k歐姆

2k~100k歐姆

-電阻值計(jì)算公式：R=（L/W）*ρ基本IC單元版圖設(shè)計(jì)

–

電阻6方塊/薄層電阻：基本IC單元版圖設(shè)計(jì)–電阻7980

四探針測試法：對芯片上一個(gè)很大的正方形電阻器通以給定的電流并且測試兩端電壓差得方法。根據(jù)已知的電流值，由公式V=IR，計(jì)算得到電阻值。如何確定每方歐姆數(shù)值7四探針測試法：對芯片上一個(gè)很大的正方形電阻器通以給8081多晶硅電阻公式：基本電阻器版圖

-以硅片作為襯底材料，在襯底上淀積一層多晶硅，再在多晶硅層上覆蓋一層氧化層，形成隔離的絕緣層，然后在氧化層上刻蝕出用于連接的接觸孔。

一般接觸孔位于多晶硅的兩頭。

體區(qū)電阻公式：rb=（Lb/Wb）*ρb

基本IC單元版圖設(shè)計(jì)

–電阻LWtopviewcrosssectionalviewsubstratepolyoxidemetalcontact8多晶硅電阻公式：基本電阻器版圖基本IC單元版圖設(shè)計(jì)–電8182多晶硅電阻公式：考慮接觸電阻rc

-由于有接觸電阻的存在，所以R=rb+2rc

（rc為兩個(gè)接觸端的接觸電阻）

-接觸區(qū)被認(rèn)為是有固定長度的。如果接觸區(qū)的寬度增大，接觸電阻將

變??；如果接觸區(qū)的寬度減小，接觸電阻將變大。

-總接觸電阻Rcontact=rc=Rc/Wc=Ω*um/um

（Rc是由接觸所決定的電阻因子，單位“Ω*um”；Wc為接觸區(qū)寬度）

-接觸區(qū)的寬度可能并不一定和電阻器的寬度相同，它取決于工藝的設(shè)

計(jì)規(guī)則，可能會要求接觸區(qū)寬度必須小于電阻器寬度?；綢C單元版圖設(shè)計(jì)

–電阻1002003001020304050W/umR□/Ω1002003001020304050W/umR□/Ωideally,R□/Ω=constantactually,R□/Ωincreasesas“W”decreases9多晶硅電阻公式：考慮接觸電阻rc基本IC單元版圖設(shè)計(jì)–8283多晶硅電阻公式：改變體材料

-原因：poly柵電阻大約只有2~3歐姆/方，有時(shí)我們要求電阻的范圍更大一些。改變體材料能夠有效提高電阻率，有助于得到較高的、更有用的電阻率。

-改變電阻率的方法：可以淀積另一層具有不同電阻特性的多晶硅?？梢酝ㄟ^改變已淀積在芯片上的多晶硅材料層的結(jié)構(gòu)來改變電阻率。

-具體制作方法：在所用的多晶硅材料的中部開一個(gè)窗口，并注入另外的雜質(zhì)材料，阻礙電子的流動(dòng)，來提高電阻率。另一種方法是將中間的多晶硅刻蝕掉一部分使其變薄。這些被改變的材料塊為電阻的“體”。通常會有一個(gè)設(shè)計(jì)規(guī)則用以說明體區(qū)邊界與接觸區(qū)的最小距離，這個(gè)間隔上原始的多晶硅被稱為電阻器的“頭”。總電阻：

R=rb+2rh+2rc

=

(Lb/Wb)*ρb

+2(Lh/Wh)*ρh

+2

Rc/Wc

基本IC單元版圖設(shè)計(jì)

–電阻10多晶硅電阻公式：改變體材料基本IC單元版圖設(shè)計(jì)–電阻8384多晶硅電阻公式：改變體材料

基本IC單元版圖設(shè)計(jì)

–電阻topviewcrosssectionalviewsubstratepolyoxidemetalcontactbodyhead11多晶硅電阻公式：改變體材料基本IC單元版圖設(shè)計(jì)–電阻8485實(shí)際電阻分析：

-在CAD畫圖中做出來的電阻器經(jīng)常是明顯地小于或者大于你所畫的，

被稱為δ項(xiàng)，需要在公式里對該項(xiàng)進(jìn)行補(bǔ)償。

-接觸區(qū)誤差：

接觸孔刻蝕的時(shí)候，得到的實(shí)際接觸孔尺寸和寬度產(chǎn)生了誤差，我們

稱之為寬度的δ（也稱為公差、誤差、變化量、尺寸變化、溢出或者

變化）。δ可正可負(fù)，即過加工或者欠加工。寬度、長度變化分別用

δW和δL表示。如假設(shè)W是4um，而δW是0.06um，這表明實(shí)際的寬度最大是4.06um，最小是3.94um，大小取決于δ表示的是過加工還是欠加工。

-“體區(qū)誤差”和“頭區(qū)誤差”同樣也需考慮。電阻公式改寫為：

R=[(Lb

+δLb

)/(Wb

+δWb

)]ρb

+

2[(Lh

+δLh

)/(Wh

+δWh

)]ρh

+2

[Rc/(Wc+δWc)]基本IC單元版圖設(shè)計(jì)

–電阻12實(shí)際電阻分析：基本IC單元版圖設(shè)計(jì)–電阻8586練習(xí)題某電阻器的圖形尺寸為：長度=95um，寬度=12um，材料的電阻率為每方65歐姆。在制造時(shí)，測量得到的電阻器的寬度減小了0.2um，實(shí)際電阻值是多少呢？13練習(xí)題某電阻器的圖形尺寸為：長度=95um，寬度=12u8687實(shí)際電阻分析：擴(kuò)展電阻

基本IC單元版圖設(shè)計(jì)

–電阻smallspreadregionbigspreadregionuncertainregionuncertainregion14實(shí)際電阻分析：擴(kuò)展電阻基本IC單元版圖設(shè)計(jì)–電阻sm8788實(shí)際電阻分析：擴(kuò)展電阻

-當(dāng)電子離開接觸區(qū)后，電子傳播的實(shí)際路徑是逐漸展開的，直到它們最終達(dá)到整個(gè)多晶硅寬度。所表現(xiàn)出的電阻稱之為“擴(kuò)展電阻”。

-擴(kuò)展電阻和許多因素有關(guān)。如果采用的是寬接觸區(qū)和寬電阻條結(jié)構(gòu)，這種影響可以忽略。但如果一個(gè)電阻的接觸區(qū)設(shè)計(jì)的較小且非?？拷灾劣陔娮記]有足夠的時(shí)間展開到多晶硅全部寬度方向，電流分布的寬度小于多晶硅的設(shè)計(jì)寬度，此時(shí)需考慮因擴(kuò)展而帶來的誤差。

-有些制造商允許金屬與接觸延伸到多晶硅之外，這消除了展開區(qū)的問題。能否這樣設(shè)計(jì)取決于工藝技術(shù)。

-對于接觸電阻和擴(kuò)展電阻項(xiàng)精確而詳細(xì)的計(jì)算隨制造商的不同而變，并且這屬于商業(yè)秘密。有多種技術(shù)和公式用于ic制造去確定擴(kuò)展電阻項(xiàng)，這些技術(shù)和公式的大部分是不公開的。

-總電阻方程：

R=rb+2rh+2rc+2rs

（“rs”是來自于擴(kuò)展區(qū)的電阻，擴(kuò)展因子，見工藝手冊。）（也有將接觸電阻和擴(kuò)散電阻組合在一起以一個(gè)單獨(dú)項(xiàng)表示的）基本IC單元版圖設(shè)計(jì)

–電阻15實(shí)際電阻分析：擴(kuò)展電阻基本IC單元版圖設(shè)計(jì)–電阻8889實(shí)際的最小電阻尺寸：

-制造商可以很好地控制中部區(qū)域（體區(qū)）的材料，但對外部的區(qū)域，如頭區(qū)或接觸區(qū)的控制不太理想。

-因?yàn)槟承│捻?xiàng)可能會比較大，如0.1um，因此應(yīng)保持最小體區(qū)長度為10um，這將使你的誤差下降到百分之一。如果需要一個(gè)相當(dāng)精確的電阻，則要確保體區(qū)長度為10um或更長，以使δ的影響最小化。

-“確保體區(qū)長度至少達(dá)到10um，寬度5um?！眲t電阻器的最小寬度也應(yīng)為5um。經(jīng)驗(yàn)法則：對高精度要求，將電阻做寬，做長，或即寬又長。（經(jīng)驗(yàn)是給出至少是10微米長，5微米寬）基本IC單元版圖設(shè)計(jì)

–

電阻16實(shí)際的最小電阻尺寸：基本IC單元版圖設(shè)計(jì)–電阻8990思考題某電阻需要通過100微安電流，該電阻寬3微米，如果它的電流密度值為0.2毫安/微米，該電阻能可靠工作嗎？假設(shè)需要一個(gè)能承受12毫安電流的電阻。其大小為50歐姆，并且要求其對工藝變化不敏感。有三個(gè)選擇：多晶硅：電流密度為0.27mA/um,薄層電阻率為225；

N阱：電流密度為0.72mA/um,薄層電阻率為870；擴(kuò)散電阻：電流密度為0.93mA/um,薄層電阻率為1290；那個(gè)能滿足設(shè)計(jì)要求呢？17思考題某電阻需要通過100微安電流，該電阻寬3微米，如果90912189192特殊要求的電阻:-通常情況下，在CMOS工藝中只有一些低電阻率的材料。

-通常，體區(qū)材料的最小寬度比接觸區(qū)材料的最小寬度小。=〉“狗骨”

-采用折彎結(jié)構(gòu)的“折彎型電阻器”可以減小占用空間大小。

-計(jì)算方塊數(shù)的經(jīng)驗(yàn)法則：

直線區(qū)按方塊數(shù)計(jì)算，而每個(gè)拐角僅按半方計(jì)算。

-一般來說，2k歐姆的電阻比較容易設(shè)計(jì)。

-小電阻-高精度：可以利用大塊的金屬。金屬將滿足低電阻的要求，大尺寸則將使δ項(xiàng)的影響最小化，有助于提高精度?；綢C單元版圖設(shè)計(jì)

–電阻高阻值電阻的狗骨結(jié)構(gòu)12543方塊數(shù)=5+2個(gè)拐角=6方19特殊要求的電阻:基本IC單元版圖設(shè)計(jì)–電阻高阻值電阻9293209394設(shè)計(jì)的重要依據(jù):電流密度

-對于選擇電阻的寬度，電流密度是重要的。如果需要通過電阻大量的電流，你會使用一個(gè)大的、粗的線。

-電流密度是材料中能夠可靠流過的電流量。工藝手冊中有關(guān)于某些特定材料電流密度的介紹，工藝中任何能夠被用于傳導(dǎo)電流的材料都有一個(gè)對應(yīng)的電流密度，制造商的這些數(shù)據(jù)是根據(jù)薄層厚度來確定的。典型的電流密度大約是“每微米寬度0.5mA”。和寬度有關(guān)是因?yàn)樵O(shè)計(jì)得越寬，能夠通過的電流越多。

-有時(shí)，在工藝手冊中會告知“熔斷電流”大小，就是在一定的時(shí)間內(nèi)毀壞電阻所需的電流大小。

Imax=D*WImax：最大允許可靠流過的電流mAD：材料的電流密度mA/umW：材料的寬度um基本IC單元版圖設(shè)計(jì)

–

電阻21設(shè)計(jì)的重要依據(jù):電流密度基本IC單元版圖設(shè)計(jì)–電阻9495基本材料的復(fù)用:

-pmos/nmos晶體管去掉柵，就可以得到一些我們想要的電阻，這些電阻被稱為“擴(kuò)散電阻”。對于擴(kuò)散電阻器版圖設(shè)計(jì)特別需要注意的是作為偏置連接的第三個(gè)電極（襯底連接到最正/負(fù)的電源）。

-擴(kuò)散電阻和多晶硅電阻比較：擴(kuò)散電阻：在襯底上進(jìn)行擴(kuò)散制得。邊界不清晰，在加工中擴(kuò)散區(qū)的擴(kuò)散使它們不太容易控制。多晶硅電阻：柵也是由多晶硅制造的，所以多晶硅是存在的材料，多晶硅層沉積在表面，可以精確地控制厚/長/寬度。

-“雙層多晶硅工藝”：一層多晶硅作柵，一層作電阻?；綢C單元版圖設(shè)計(jì)

–

電阻多晶硅電阻擴(kuò)散電阻低的功率耗散高的功率耗散寄生小寄生較大易于工藝控制工藝控制較難典型薄層電阻率小薄層電阻率可大可小兩電極器件三電極器件22基本材料的復(fù)用:基本IC單元版圖設(shè)計(jì)–電阻多晶硅電阻9596239697阱是低摻雜的，方塊電阻較大，因此大阻值的電阻亦可以用阱來做。24阱是低摻雜的，方塊電阻較大，因此大阻值的電阻亦可以用阱來9798259899各種能用于制作電阻的材料有：去掉柵的P型器件；去掉柵并且橫著全部做成P+，得到P+電阻；如果需要，可以去掉柵，再去掉P和P+，只在N阱中制作N+構(gòu)成N阱電阻。利用已有的可用材料構(gòu)造電阻可以節(jié)省費(fèi)用，減少問題和試驗(yàn)。26各種能用于制作電阻的材料有：99100電容概述：

-電容器是一種能夠儲存一定量電荷，即一定數(shù)目電子的器件。電容器存儲電荷的能力稱為電容。

-隨著電壓頻率的增加，通過電容器的電流AC電流會不斷增加。

3.3基本IC單元版圖設(shè)計(jì)

–

電容27電容概述：3.3基本IC單元版圖設(shè)計(jì)–電容100101

電容器的DC特性電容器的AC特性

-可以將電容器認(rèn)為是一個(gè)對頻率敏感的電阻。如果電容足夠大，當(dāng)某個(gè)頻率的電壓通過時(shí)，電路中仿佛根本不存在這個(gè)電容器，此時(shí)它更像一個(gè)阻值很小的電阻。“電容器是對頻率敏感的電阻?！?/p>

-電容器的兩種阻斷情況：完全阻斷dc和僅允許通過某種頻率的AC信號。被稱為“隔直電容器”或“耦合電容器”。28電容器的DC特性電101102

-DC電源可能被許多噪聲所干擾，噪聲往往是高頻的AC信號。因此，如果在電源上跨接一個(gè)電容器，高頻噪聲將會被短路到地。而DC電壓被隔離，不會與地短接。

-電容器有助于減少噪聲，旁路的電容器會將所有的高頻噪聲分流。這種電容器稱之為“去耦電容器”。29-DC電源可能被許多噪聲所干擾，噪聲往往是高102103電容值：

-在集成電路中，電介質(zhì)的厚度由所采用的制備工藝所限定。因此，單位面積的電容值是一個(gè)常數(shù)C1，C1由電介質(zhì)的厚度和介電常數(shù)決定。

-與電阻一樣，制備得到的實(shí)際電容器尺寸可能會比設(shè)計(jì)值偏大或者偏小，稱之為δ，計(jì)算長度，寬度以及面積時(shí)應(yīng)該考慮。基本IC單元版圖設(shè)計(jì)

–電容-表面/平面電容Carea：即為平行板電容30電容值：基本IC單元版圖設(shè)計(jì)–電容-表面/平面電容103104

邊緣電容：當(dāng)電容非常小時(shí)，電容并不能完全根據(jù)單位電容按比例變化。通過測試大量不同尺寸的電容器，研究人員發(fā)現(xiàn)對于小的電容器，電容值比預(yù)想的要大。

-研究發(fā)現(xiàn)沿著極板的邊緣隱藏著電容，稱為邊緣電容。在遠(yuǎn)離電容器邊緣的區(qū)域，邊緣電容可以忽略。

-邊緣電容Cperiphery

：單位邊緣電容常數(shù)乘以電容器的總周長

-總電容：

Ctotal=Carea+Cperiphery=L*W*C1+(2(L+)+2(W+))C231邊緣電容：當(dāng)電容非常小時(shí)，電容并不能完全根據(jù)單位104105基本IC單元版圖設(shè)計(jì)

–電容練習(xí)題：32基本IC單元版圖設(shè)計(jì)–電容練習(xí)題：105106N阱電容器：

-N阱與多晶硅覆蓋部分的面積即為電容器的面積。由于N阱存在電阻，因此N阱電容器的下極板明顯存在著串聯(lián)電阻?？赏ㄟ^在上極板的兩邊或四邊都放置接觸孔的方法來降低串聯(lián)電阻。

擴(kuò)散電容器：

-上極板使用一大塊多晶硅柵，下極板使用N阱，柵下面的二氧化硅作為電介質(zhì)，用n+作為下極板N阱的接觸區(qū)，因?yàn)樯蠘O板是一大塊柵，所以采用馬蹄形的多個(gè)金屬接觸孔。稱之為“擴(kuò)散電容器”?；綢C單元版圖設(shè)計(jì)

–

電容NwellN+gateNwellcapacitorgateM1diffusioncapacitor33N阱電容器：基本IC單元版圖設(shè)計(jì)–電容NwellN106107基本IC單元版圖設(shè)計(jì)–

電容寄生電容

34基本IC單元版圖設(shè)計(jì)–電容寄生電容107108金屬電容器：

-大多數(shù)用于信號傳輸?shù)碾娙萜鞫加山饘僦苽涠?。這樣就消除了寄生pn結(jié)，從而消除了寄生二極管的固有電容，同樣，對電壓的依賴性也消除了。

-由于上下層金屬間隔較遠(yuǎn)，所以為了得到與擴(kuò)散電容器相同的電容值，需要制備的金屬極板面積將大大增加。所以相同容值的金屬-金屬電容器比擴(kuò)散電容器占用的面積多得多。然而，為了得到一個(gè)性能優(yōu)越的信號傳輸電容，必須承受這種犧牲。

基本IC單元版圖設(shè)計(jì)

–電容35金屬電容器：基本IC單元版圖設(shè)計(jì)–電容108109基本IC單元版圖設(shè)計(jì)–

電容M1M2M3M4疊層金屬電容器-為了減少所占面積，可以采用“疊層金屬電容器”：多層金屬平板垂直地堆疊在一起，將奇數(shù)層和偶數(shù)層的金屬分別連在一起，形成兩個(gè)梳狀結(jié)構(gòu)的交叉，通過正確交叉連接金屬，可以在單位芯片面積上獲得更大電容。36基本IC單元版圖設(shè)計(jì)–電容M1M2M3M4疊層金屬電109110-當(dāng)金屬用作芯片互聯(lián)線時(shí)，要做的是減小金屬之間的電容，而不是產(chǎn)生電容。所以，通常金屬與金屬之間的絕緣層非常厚，以減小寄生電容。但厚的絕緣層使金屬電容器變得非常龐大，所以，用這種方法制備電容并不是非常有用。

-氮化硅具有較高的介電常數(shù)，可以作為非常薄的介質(zhì)層。

-可以采用具有較高介電常數(shù)且易于用CVD（化學(xué)氣相沉積）方法制備的材料“氮化硅”來用作金屬-金屬之間的電介質(zhì)。不過需要額外的掩模板和工藝步驟。M1M2氮化物介質(zhì)電容器介質(zhì)(氮化物)37-當(dāng)金屬用作芯片互聯(lián)線時(shí)，要做的是減小金屬之間的110IC單元版圖設(shè)計(jì)-PPT精選文檔111112基本電感：

-“右手定則”，又稱“Hitchhiker定律”。

-如果導(dǎo)線上有電流，那么它產(chǎn)生的磁場會使附近導(dǎo)線產(chǎn)生電流，即第二根導(dǎo)線會感應(yīng)出電流，這稱為“電感”。

-磁場不僅會與周圍的ic器件相互作用，而且對導(dǎo)線本身的電流產(chǎn)生影響，這種現(xiàn)象稱為“自感”。

-穩(wěn)定的直流電流會產(chǎn)生靜止的磁場。靜止的磁場對其他導(dǎo)體雖然有影響，但不會在這些導(dǎo)體中產(chǎn)生電流。

基本IC單元版圖設(shè)計(jì)

–電感39基本電感：基本IC單元版圖設(shè)計(jì)–電感112113基本IC單元版圖設(shè)計(jì)

–電感-電容上電壓頻率增加時(shí)，其傳導(dǎo)電流的能力加強(qiáng)，電感的特性與之不同。電感上電壓頻率增加時(shí)，變化的磁場會感應(yīng)出電壓與電流，并與原來的電壓電流方向相反，這樣原來的電壓電流就會被抵消掉一部分。頻率越高，此效應(yīng)越嚴(yán)重，流過電感的電流就越小。

“電容對高頻來說是通路，電感阻礙高頻信號通過?！?

電感主要用于高頻電路中，或作為匹配電路，或作為射頻扼流圈。也可用電感制作片上變壓器。40基本IC單元版圖設(shè)計(jì)–電感-電容上電壓頻率增加時(shí)113114拐角特征化41拐角特征化114115螺旋電感：

-螺旋電感，字面上是將導(dǎo)線繞成螺旋形狀。

-螺旋電感不僅節(jié)省空間，還有另一好處，就是螺旋線每一圈形成的磁場會與其他圈產(chǎn)生的磁場相互作用，使總的電感比相同長度的導(dǎo)線產(chǎn)生的電感量大，稱為互感。

-螺旋電感金屬層性質(zhì)對器件性能有嚴(yán)重影響。電感的金屬層很薄，就會有寄生電阻，金屬的電阻特性會影響電感的Q值?；綢C單元版圖設(shè)計(jì)

–電感42螺旋電感：基本IC單元版圖設(shè)計(jì)–電感115116基本IC單元版圖設(shè)計(jì)

–電感電感品質(zhì)因子：

-寄生電阻、電容會對電感性能有不利的影響。低頻和高頻時(shí)，串聯(lián)電阻和電容分別會使電感偏離理想的頻率響應(yīng)。

Q值為40的電感性能較優(yōu)-寄生效應(yīng)很?。?/p>

Q值為5的電感性能較劣-寄生效應(yīng)很大。

-提高Q值：

1）減少螺旋線的串聯(lián)電阻。厚的、電阻率低的金屬制作螺旋電感。

2）寬的金屬線也可以提高Q值，但寄生電容增加。

3）在螺旋線圈下面加入一些結(jié)構(gòu)減少電容。?43基本IC單元版圖設(shè)計(jì)–電感電感品質(zhì)因子：116117基本IC單元版圖設(shè)計(jì)

–電感螺旋電感M1M244基本IC單元版圖設(shè)計(jì)–電感螺旋電感M1M2117118疊層電感：

從一層金屬電感的中心連到另一層金屬電感上。

最好使用螺旋電感，而非疊層電感。建模困難臨近效應(yīng)：

-要保證所有的導(dǎo)線都遠(yuǎn)離電感。因?yàn)榭拷姼械膶?dǎo)線會影響電感量。

“導(dǎo)線距離電感的最小距離是5倍的電感線寬?！?/p>

-電感存在于ic的任何地方，每根導(dǎo)線自身都存在著電感，但最重要的

是要考慮電源線。

-高頻版圖要平滑。基本IC單元版圖設(shè)計(jì)

–電感45疊層電感：基本IC單元版圖設(shè)計(jì)–電感118IC單元版圖設(shè)計(jì)-PPT精選文檔119IC單元版圖設(shè)計(jì)-PPT精選文檔120IC單元版圖設(shè)計(jì)-PPT精選文檔121IC單元版圖設(shè)計(jì)-PPT精選文檔122IC單元版圖設(shè)計(jì)-PPT精選文檔123IC單元版圖設(shè)計(jì)-PPT精選文檔124IC單元版圖設(shè)計(jì)-PPT精選文檔125IC單元版圖設(shè)計(jì)-PPT精選文檔126IC單元版圖設(shè)計(jì)-PPT精選文檔127IC單元版圖設(shè)計(jì)-PPT精選文檔128129二極管：

-在cmos工藝中，二極管對提供參考電壓、溫度補(bǔ)償以及溫度測量等都非常有用。如放大器和反饋回路中的二極管可以構(gòu)成對數(shù)放大器。

-由雙極型晶體管構(gòu)造二極管時(shí)，可以將基極和集電極短路。作為一種選擇可以將bipolar的埋層、集電極及其接觸層省略掉。但是為了確保更好的匹配性，一般會將集電極保留下來，并與基極短接。

基本IC單元版圖設(shè)計(jì)

–二極管EBCCbipolar-〉diode56二極管：基本IC單元版圖設(shè)計(jì)–二極管EBCCbip129130基本IC單元版圖設(shè)計(jì)

–二極管-變?nèi)荻O管具有一個(gè)可高度變化的結(jié)電容。所有的二極管都具有變?nèi)萏匦?，但是在變?nèi)荻O管中，我們采用了特殊的摻雜來進(jìn)一步增強(qiáng)這種可變電容的特性。

-變?nèi)荻O管的應(yīng)用：

變?nèi)荻O管在構(gòu)造壓控振蕩器時(shí)非常有用。利用其電容可變的特性，可以和芯片上的電感一起共同形成串聯(lián)或并聯(lián)的諧振電路。這樣，如果用一個(gè)外部的調(diào)諧電壓來改變二極管的電容，就可以改變電路的諧振頻率。57基本IC單元版圖設(shè)計(jì)–二極管-變?nèi)荻O管具有一個(gè)130131ESD保護(hù)：

-ESD保護(hù)，即“ElectroStaticDischarge”靜電釋放保護(hù)，是利用二極管的反向擊穿特性（因?yàn)殪o電都是很高的，如上千伏特電壓）。

-diode的反向擊穿電壓大約12伏左右。所以當(dāng)使用靜電保護(hù)的diode時(shí)，下一級的最大電壓也被鉗位在12v。

-優(yōu)秀的ESD二極管版圖都和能量流有關(guān)。

-為了盡可能多地泄放流入或流出diode的能量，將其畫成環(huán)形結(jié)構(gòu)?；綢C單元版圖設(shè)計(jì)

–二極管PN環(huán)形結(jié)構(gòu)PN結(jié)二極管58ESD保護(hù)：基本IC單元版圖設(shè)計(jì)–二極管PN環(huán)形結(jié)131132ESD保護(hù)：襯底ESD二極管：在p襯底上做n參雜形成“襯底二極管”的結(jié)構(gòu)被普遍用于ESD保護(hù)。當(dāng)環(huán)形二極管遭到高電壓沖擊時(shí)，能量從N接觸處注入，因?yàn)橛蠵環(huán)包圍N輸入，這樣高壓靜電的能量就有很多方向可以傳輸。這就是環(huán)形結(jié)構(gòu)的優(yōu)點(diǎn)——可以有許多通路讓能量離開芯片。在CMOS工藝中，襯底二極管是免