數(shù)電實(shí)驗(yàn)課件-1碼制轉(zhuǎn)換

實(shí)驗(yàn)電路原理圖：輸入編譯仿真二、用CPLD實(shí)現(xiàn)設(shè)計(jì)的實(shí)驗(yàn)電路

4大步創(chuàng)建電路原理圖保存文件創(chuàng)建工程一、輸入：選擇器件1、開發(fā)

QuartusII的操作

1）用圖形輸入法輸入實(shí)驗(yàn)電路原理圖：點(diǎn)擊File－>New或直接點(diǎn)擊

New按鈕，打開New框，Device

Design

Files選項(xiàng)卡中Block

Diagram/SchematicFile,點(diǎn)”O(jiān)K”進(jìn)入原理圖編輯界面。的”Symbol

Tool”在原理圖空白處雙擊鼠標(biāo)左鍵或右鍵菜單Insert－>Symbol或快捷按鈕打開Symbol

框，直接在N

框中輸入器件的名稱如果不清楚器件的名稱，可點(diǎn)擊Name框右邊的瀏覽鈕，選擇 的器件。點(diǎn)OK，將器件放置到合位置，要旋轉(zhuǎn)器件時(shí)，在器件上單擊鼠標(biāo)右鍵，Rota

菜依次輸入實(shí)驗(yàn)電路所有元件，設(shè)定輸入輸出端口（Input）、（Output），注意端口不能重名。各元件間的連線：可以將鼠標(biāo)移到要連線元件端口，此時(shí)鼠標(biāo)變成小 ，按鼠標(biāo)左鍵拖動(dòng)到另一要連線元件端口， 鼠標(biāo)左鍵，就完成連線

。完成實(shí)驗(yàn)電路的輸入檢查無誤后點(diǎn)擊File->Save或Save快捷按鈕打開文件保存

框，已有的元件名稱命名原理圖文件）輸入文件名稱（注意：不要用默認(rèn)的block1和元件勾選“Creat

new

porject

based

on

this

file”點(diǎn)“保存”，彈出是否建立新工程項(xiàng)目的中選擇“是”，進(jìn)入new

porject

wizard.new

porject

wizard

頭兩頁都點(diǎn)擊”Next”跳過去，進(jìn)入第三頁器件設(shè)定

“Famaly”框中選“MAXII”在“Available

devices”框選擇

“EPM240T100C5

3.3V”不能 器件，否則不能

。new

porject

wizard后兩頁分別點(diǎn)“Next”和”Finish”完成工程項(xiàng)目的設(shè)定和文件保存。2）編譯綜合：保存文件，點(diǎn)Processing

菜單中Start

Compilation或直接點(diǎn)Start

Compilation快捷按鈕，就自動(dòng)進(jìn)行完全編譯，編譯過程中出現(xiàn)警告不影響電路功能的正常實(shí)現(xiàn)。如出現(xiàn)錯(cuò)誤提示，則需返回檢查原理圖文件，修正后重新編譯。3）仿真創(chuàng)建仿真文件設(shè)定仿真波形選擇仿真模式指定仿真文件運(yùn)行仿真驗(yàn)證結(jié)果調(diào)出信號名稱3）仿真先建立一個(gè)仿真文件，在菜單File中選擇New，Other

Files選項(xiàng)卡中選擇VectorWaveform

File，點(diǎn)擊OK按鈕打開仿真波形文件界面。在仿真信號名稱顯示區(qū)中雙擊鼠標(biāo)，打開節(jié)點(diǎn)輸入界面，點(diǎn)擊NodeFinder，打開Node

Finder

框。在Node

Finder

框,Filter選“Pins:All”,點(diǎn)擊list，管腳名稱就出現(xiàn)在 框中，點(diǎn)擊Copy

all

To

Select

Nodes

list，再點(diǎn)OK,管腳（信號名稱）就出現(xiàn)在波形文件中。編輯輸入變量波形：先根據(jù)電路狀態(tài)的多少選擇仿真時(shí)間長度（End

Time）和柵格大?。℅rid

Size）,本例BCD碼有10種狀態(tài)，如果GridSize設(shè)為1mS，每格對應(yīng)一格狀態(tài)，則EndTime不得小于10格的時(shí)間即10mS。Edit菜單打開End

Time和Grid

Size

框進(jìn)行設(shè)置。輸入變量的設(shè)定：可根據(jù)真值表的順序，用左側(cè)Forcing

Hight/Low輸入每個(gè)時(shí)刻的D0、D1、D2、D3狀態(tài)，這種方法相當(dāng)繁瑣，對于變量多的系統(tǒng)不適用?？梢杂肅ountValue作為輸入變量。D3、D2、D1、D0作為四位二進(jìn)制變量的前十個(gè)狀態(tài)，D0為最低位，在仿真的10mS中，每個(gè)狀態(tài)各持續(xù)1mS。先點(diǎn)擊D0對應(yīng)的管腳 ，再點(diǎn) 打開Count

Value

框，Counting選項(xiàng)卡按照默認(rèn)選項(xiàng)，Timing選項(xiàng)卡中，“Countevery”選1mS（

GradSize一個(gè)單元時(shí)間）。得到的D0變量如下圖，10mS轉(zhuǎn)換10次。設(shè)定D1:也是使用Count

Value作為輸入變量。Timing選項(xiàng)卡中，“Count

every”選

2mS,每種狀態(tài)占兩格。設(shè)定D2:Timing選項(xiàng)卡中，“Count

every”選4mS；每種狀態(tài)占4格.設(shè)

D3

T

項(xiàng)

，“Co

”

8

S

每種狀

8D3、D2、D1、D0就是從0000——1001連續(xù)遞增的10個(gè)BCD碼選擇仿真方式：選擇功能仿真，在Processing

菜單中選SimulatorTool，打開仿真選擇卡SimulatorMode

選擇Functional，然后點(diǎn)擊Generate

Functional

Simulation

Netlist按鈕。選定波形文件后點(diǎn)擊Start按鈕開始仿真。1.選仿真模式2.點(diǎn)擊按鈕不能漏3.指定仿真文件4.開始仿真必須勾選這一項(xiàng)，否則波形文件無法刷新打開波形文件查看仿真結(jié)果：認(rèn)真觀察圖中10個(gè)時(shí)刻的狀態(tài)，D3D2D1D0由0000遞增到1001，Y3Y2Y1Y0由0011遞增至1100，根據(jù)波形圖列出真值表。可以看到：每個(gè)時(shí)刻D3、D2、D1、D0和Y3、Y2、Y1、Y0的關(guān)系符合題意，設(shè)計(jì)正確。4）：分配管腳編譯工程（使管腳分配生效）燒運(yùn)行PROGRAMMER寫（記得打開實(shí)驗(yàn)箱電源）4）：分配管腳：即把設(shè)計(jì)的電路輸入輸出端口分配到CPLD指定的I/O口，設(shè)定步驟如下Assignments菜單中選擇Pins，打開PIN

PLANNER

框，在相應(yīng)端口Location欄雙擊打開可選擇管腳

的下拉框進(jìn)行選擇。（注意：時(shí)序邏輯電路的觸發(fā)脈沖輸入端口只能從12、14、62、64中選擇）；由于實(shí)驗(yàn)板接線孔分布較為緊湊，分配管腳時(shí)注意相鄰節(jié)點(diǎn)不要因?yàn)樘拷诮泳€時(shí)發(fā)生短路故障。再次對工程項(xiàng)目進(jìn)行編譯，使管腳分配生效，但凡修改原理圖或改變管腳，完成后都要重新編譯，使改動(dòng)生效。接通邏輯實(shí)驗(yàn)箱電源。在QuartusII的Tool菜單中選擇Programmer或直接點(diǎn)擊快捷按鈕，打開編程器界面，系統(tǒng)會(huì)自動(dòng)打開編譯產(chǎn)生的pof文件，勾選Program/Configure，點(diǎn)Start按鈕，進(jìn)度條變到100％， 完成。有時(shí)CPLD

由于穩(wěn)定性問題，點(diǎn)Start出現(xiàn)錯(cuò)誤提示，不能 ，可先斷開實(shí)驗(yàn)板電源，過10秒鐘左右重新 ，如果問題還是無法解決，請及時(shí)告知實(shí)驗(yàn)教師。原理圖輸入文件保存及創(chuàng)建工程器件選擇建立仿真文件QuartusII圖形輸入法實(shí)現(xiàn)電路操作小結(jié)編譯工程設(shè)定仿真波形運(yùn)行仿真驗(yàn)證結(jié)果分配管腳編譯工程三、靜態(tài)邏輯功能測試完成后，找到各個(gè)分配的管腳對應(yīng)的接線孔，D3、D2、D1、D0分別連接4個(gè)電平開關(guān)，Y3、Y2、Y1、Y0分別連接4組邏輯指示燈，將

記錄在真值表中。選擇4位邏輯開關(guān)產(chǎn)生

BCD碼：4位邏輯開關(guān)從左到右分別與4位輸入端D3、D2、D1、D0連接，邏輯開關(guān)往上撥輸出邏輯“1”，往下?lián)茌敵鲞壿嫛?”輸出的余三碼用

邏輯指示燈測量，輸出為邏輯“1”時(shí)，指示燈點(diǎn)亮，為“0“時(shí)燈滅，接指示燈時(shí)注意

高低位順序四、動(dòng)態(tài)邏輯功能測試：用BCD計(jì)數(shù)器74160作為信號源提供D3、D2、D1、D0四位輸入變量，74160對CP端輸入的脈沖信號進(jìn)行計(jì)數(shù)，其輸出信號QD、QC、QB、QA逐次加1，從0000遞增到

1001再歸零，不斷循環(huán)。在QuartusII中打開原先建立的原理圖文件，調(diào)出74160，按下圖連接好并編譯，注意：分配管腳時(shí)，計(jì)數(shù)器的時(shí)鐘信號輸入端(CP端)只能在CPLD的4個(gè)全局時(shí)鐘輸入端（12、14、62、64）中選擇。其余管腳可任選。重新編譯、

，進(jìn)行動(dòng)態(tài)邏輯功能測試。將實(shí)驗(yàn)項(xiàng)目

到實(shí)驗(yàn)板，CP輸入端接實(shí)驗(yàn)箱中的3.3V脈沖源”Fout”，信號源頻率選擇開關(guān)分別撥到“1”“0”，這時(shí)信號源輸出脈沖頻率為1KHz用邏輯分析儀測量波形：點(diǎn)擊虛擬儀器快捷方式，

打開虛擬儀器界面虛擬儀器0－7通道分別連接8個(gè)輸入輸出變量。計(jì)數(shù)器時(shí)鐘信號輸入D0輸出D1輸出D2輸出D3輸出Y0輸出

Y1輸出Y2輸出Y3輸出打開虛擬儀器界面，點(diǎn)“GO”，虛擬儀器界面動(dòng)態(tài)顯示波形，再點(diǎn)一次“GO”波形穩(wěn)定顯示。如果接線時(shí)各信號沒按照順序連接，可用鼠標(biāo)右鍵拖拽，上下移動(dòng)各路波形至適合觀察的位置。鼠標(biāo)左鍵可以左右拖拽在水平方向同時(shí)移動(dòng)各路波形。點(diǎn)擊

GO，波形出現(xiàn)后再點(diǎn)擊一次GO,波形穩(wěn)定掃描速率50KSa觀察、記錄實(shí)驗(yàn)波形圖：首先必須明確每個(gè)被測信號所對應(yīng)的波形，對