河北理工計算機組成原理試題

河北聯(lián)合大學(xué)（河北理工）計算機組成原理試題習(xí)題一一.選擇題（每小題1分，共10分）.計算機系統(tǒng)中的存貯器系統(tǒng)是指.ARAM存貯器BROM存貯器C主存貯器D主存貯器和外存貯器.某機字長32位，其中1位符號位，31位表示尾數(shù)。若用定點小數(shù)表示，則最大正小數(shù)為。A+（1-2-32）B+（1-2-31）C2-32D2'31.算術(shù)/邏輯運算單元74181ALU可完成=A16種算術(shù)運算功能B16種邏輯運算功能C16種算術(shù)運算功能和16種邏輯運算功能D4位乘法運算和除法運算功能.存儲單元是指。A存放一個二進制信息位的存貯元B存放一個機器字的所有存貯元集合C存放一個字節(jié)的所有存貯元集合D存放兩個字節(jié)的所有存貯元集合；.相聯(lián)存貯器是按進行尋址的存貯器。A地址方式 B堆棧方式 C內(nèi)容指定方式D地址方式與堆棧方式.變址尋址方式中，操作數(shù)的有效地址等于.A基值寄存器內(nèi)容加上形式地址（位移量）B堆棧指示器內(nèi)容加上形式地址（位移量）C變址寄存器內(nèi)容加上形式地址（位移量）D程序記數(shù)器內(nèi)容加上形式地址（位移量）.以下敘述中正確描述的句子是：.A同一個CPU周期中，可以并行執(zhí)行的微操作叫相容性微操作B同一個CPU周期中，不可以并行執(zhí)行的微操作叫相容性微操作C同一個CPU周期中，可以并行執(zhí)行的微操作叫相斥性微操作D同一個CPU周期中，不可以并行執(zhí)行的微操作叫相斥性微操作.計算機使用總線結(jié)構(gòu)的主要優(yōu)點是便于實現(xiàn)積木化，同時。A減少了信息傳輸量B提高了信息傳輸?shù)乃俣菴減少了信息傳輸線的條數(shù)D加重了CPU的工作量.帶有處理器的設(shè)備一般稱為設(shè)備。A智能化B交互式C遠程通信D過程控制.某中斷系統(tǒng)中，每抽取一個輸入數(shù)據(jù)就要中斷CPU一次，中斷處理程序接收取樣的數(shù)據(jù)，并將其保存到主存緩沖區(qū)內(nèi)。該中斷處理需要X秒。另一方面，緩沖區(qū)內(nèi)每存儲N個數(shù)據(jù)，主程序就將其取出進行處理，這種處理需要Y秒，因此該系統(tǒng)可以跟蹤到每秒次中斷請求。A.N/（NX+Y）B.N/（X+Y）NC.min[l/X,1/Y]D.max[l/X,l/Y]二.填空題（每小題3分，共24分）

.存儲A.并按B.順序執(zhí)行，這是C. 型計算機的工作原理。.移碼表示法主要用于表示A.數(shù)的階碼E,以利于比較兩個B.的大小和C.操作。.閃速存儲器能提供高性能、低功耗、高可靠性及A.能力，為現(xiàn)有的B.體系結(jié)構(gòu)帶來巨大變化，因此作為C.用于便攜式電腦中。.尋址方式按操作數(shù)的A. 位置不同，多使用B.和C. 型，前者比后者執(zhí)彳亍t夬0.微程序設(shè)計技術(shù)是利用A.方法設(shè)計B.的一門技術(shù)。具有規(guī)整性、可維護性、C.等一系列優(yōu)點。.衡量總線性能的重要指標(biāo)是A.,它定義為總線本身所能達到的最高B..PCI總線的帶寬可達C.?.顯示適配器作為CRT和CPU的接口，由A.存儲器，B.控制器，C.三部分組成。.DMA技術(shù)的出現(xiàn)使得A.可通過B. 直接訪問C.。三.應(yīng)用題（11分）設(shè)機器字長32位，定點表示，尾數(shù)31位，數(shù)符1位，問：（1）定點原碼整數(shù)表示時，最大正數(shù)是多少？最大負數(shù)是多少？（2）定點原碼小數(shù)表示時，最大正數(shù)是多少？最大負數(shù)是多少？（11分）設(shè)存儲器容量為32字，字長64位，模塊數(shù)m=4,分別用順序方式和交叉方式進行組織。存儲周期T=200ns，數(shù)據(jù)總線寬度為64位，總線周期t=50ns.問順序存儲器和交叉存儲器的帶寬各是多少？（11分）指令格式如下所示，OP為操作碼字段，試分析指令格式特點。31 26 22 1817 1615 0OP 源寄存器 變址寄存器 偏移量（11分）已知某機采用微程序控制方式，其存儲器容量為512X48（位），微程序在整順序控制 個控制存儲器中實現(xiàn)轉(zhuǎn)移，可控制微程序的條件共4個，微指令采用水平型格式，后繼微指令地址采用斷定方式，順序控制 微命令字段判別測試字段下地址字段I-操作控制f微指令中的三個字段分別應(yīng)多少位？畫出對應(yīng)這種微指令格式的微程序控制器邏輯框圖。（11分）畫出PCI總線結(jié)構(gòu)圖，說明三種橋的功能。（11分）某機用于生產(chǎn)過程中的溫度數(shù)據(jù)采集，每個采集器含有8位數(shù)據(jù)緩沖寄存器一個，比較器一個，能與給定范圍比較，可發(fā)出“溫度過低”或“溫度過高”的信號,如圖Bl.1所示。主機采用外設(shè)單獨編址，四個采集器公用一個設(shè)備碼，共用一個接口，允許采用兩種方式訪問：定期巡回檢測方式，主機可編程指定訪問該設(shè)備中的某一采集器。中斷方式，當(dāng)采集溫度比給定范圍過底或過高時能提出隨機中斷請求，主機應(yīng)能判別是哪一個采集器請求，是溫度過低或過高。過昌過低?沖寄存器?沖寄存器—比較舞允許景低溫度允許最高溫度?度數(shù)據(jù)請擬定該接口中有哪些主要部件（不要求畫出完整的連線圖），并概略說明在兩種方式下的工作原理。圖BL1習(xí)題一答案—.選擇題D2.B3.C4.B5.CC7.A、D8.C9.A10.A二.填空題A.程序B.地址C.馮?諾依曼A.浮點B.指數(shù)C.對階A.瞬時啟動B.存儲器C.固態(tài)盤A.物理B.RRC.RSA.軟件B.操作控制C.靈活性A.總線帶寬B.傳輸速率C.264MB/SA.刷新B.顯示C.ROMBIOSA.外圍設(shè)備B.DMA控制器C.內(nèi)存三.應(yīng)用題.解（1）定點原碼整數(shù)表示：01111111111111111111111111111111最大正數(shù)：數(shù)值=（23|-1）10oinininininininininmi最大負數(shù)：數(shù)值=-（231-1）io（2）定點原碼小數(shù)表示：最大正數(shù)值=（1-231）10最大負數(shù)值=-（1-2-31）10.解：信息總量：q=64位X4=256位順序存儲器和交叉存儲器讀出4個字的時間分別是：t2=mT=4X200ns=8X10-7（s）ti=T+（m-1）r=200+3X50=3.5X10-7（s）順序存儲器帶寬是：W|=q/t2=32X107（位/S）交叉存儲器帶寬是：W2=q/t,=73X107（位/S）.解（1）操作碼字段為6位，可指定2。=64種操作，即64條指令。（2）單字長（32）二地址指令。（3）一個操作數(shù)在原寄存器（共16個），另一個操作數(shù)在存儲器中（由變址寄

存器內(nèi)容+偏移量決定），所以是RS型指令。（4）這種指令結(jié)構(gòu)用于訪問存儲器。.解：（1）假設(shè)判別測試字段中每一位為一個判別標(biāo)志，那么由于有4個轉(zhuǎn)移條件，故該字段為4位，（如采用字段譯碼只需3位），下地址字段為9位，因為控制容量為512單元，微命令字段是（48-4-9）=35位。（2）對應(yīng)上述微指令格式的微程序控制器邏輯框圖B1.2如下：其中微地址寄存器對應(yīng)下地址字段，P字段即為判別測試字段，控制字段即為微命令子段，后兩部分組成微指令寄存器。地址轉(zhuǎn)移邏輯的輸入是指令寄存器0P碼，各狀態(tài)條件以及判別測試字段所給的判別標(biāo)志（某一位為1）,其輸出修改微地址寄存器的適當(dāng)位數(shù)，從而實現(xiàn)微程序的分支轉(zhuǎn)移。圖B1.2圖圖B1.2圖.B1.3PCI總線有三種橋，即HOST/PCI橋（簡稱HOST機，PCI/PCI橋，PCI/LAGACY橋。在PCI總線體系結(jié)構(gòu)中，橋起著重要作用：它連接兩條總線，使總線間相互通信。橋是一個總線轉(zhuǎn)換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個總線主設(shè)備都能看到同樣的一份地址表。利用橋可以實現(xiàn)總線間的卒發(fā)式傳送。6.解：數(shù)據(jù)采集接口方案設(shè)計如圖B1.4所示?，F(xiàn)結(jié)合兩種工作方式說明上述部件的工作。（1）定期檢尋方式主機定期以輸出指令DOA、設(shè)備碼；（或傳送指令）送出控制字到A寄存器，其中用四位分別指定選中的緩沖寄存器（四個B寄存器分別與四個采集器相應(yīng)）。然后，主機以輸入指令DIA、設(shè)備碼；（或傳送指令）取走數(shù)據(jù)。⑵中斷方式]tt沖HFWBI8,愧沖奇〃:KB?比較結(jié)果形成狀態(tài)字A]tt沖HFWBI8,愧沖奇〃:KB?比較結(jié)果形成狀態(tài)字A有任一處不正常,共8位，每二位表示一個采集器狀態(tài)：00正常，01過低，10過高。

(A中有一位以上為“1”)都將通過中斷請求邏輯(內(nèi)含請求觸發(fā)器、屏蔽觸發(fā)器)發(fā)出中斷請求。中斷響應(yīng)后，服務(wù)程序以DIA、設(shè)備碼；或傳送指令)取走狀態(tài)字?？膳忻饔袔滋幉杉瘮?shù)據(jù)越限、是過高或過低，從而轉(zhuǎn)入相應(yīng)處理。圖B1.4習(xí)題二一.選擇題(每小題1分，共10分)六七十年代，在美國的州，出現(xiàn)了一個地名叫硅谷。該地主要工業(yè)是它也是的發(fā)源地。A馬薩諸塞，硅礦產(chǎn)地，通用計算機B加利福尼亞，微電子工業(yè)，通用計算機C加利福尼亞，硅生產(chǎn)基地，小型計算機和微處理機D加利福尼亞，微電子工業(yè)，微處理機若浮點數(shù)用補碼表示，則判斷運算結(jié)果是否為規(guī)格化數(shù)的方法是oA階符與數(shù)符相同為規(guī)格化數(shù)B階符與數(shù)符相異為規(guī)格化數(shù)C數(shù)符與尾數(shù)小數(shù)點后第一位數(shù)字相異為規(guī)格化數(shù)D數(shù)符與尾數(shù)小數(shù)點后第一位數(shù)字相同為規(guī)格化數(shù)定點16位字長的字，采用2的補碼形式表示時，一個字所能表示的整數(shù)范圍是A-215-+(215-1)B-(215-1)~+(215-1)C-(215+1)~+215 D-215~+215某SRAM芯片，存儲容量為64Kx16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為。A64,16B16,64C64,8D16,16。交叉存貯器實質(zhì)上是一種存貯器，它能執(zhí)行獨立的讀寫操作。A模塊式，并行，多個 B模塊式串行，多個C整體式，并行，一個 D整體式，串行，多個用某個寄存器中操作數(shù)的尋址方式稱為尋址。A直接B間接C寄存器直接 D寄存器間接流水CPU是由一系列叫做“段”的處理線路所組成，和具有m個并行部件的CPU相比，一個m段流水CPU。A具備同等水平的吞吐能力 B不具備同等水平的吞吐能力C吞吐能力大于前者的吞吐能力D吞吐能力小于前者的吞吐能力描述PCI總線中基本概念不正確的句子是.AHOST總線不僅連接主存，還可以連接多個CPUBPCI總線體系中有三種橋，它們都是PCI設(shè)備C從橋連接實現(xiàn)的PCI總線結(jié)構(gòu)不允許許多條總線并行工作D橋的作用可使所有的存取都按CPU的需要出現(xiàn)在總線上計算機的外圍設(shè)備是指oA輸入/輸出設(shè)備 B外存儲器C遠程通信設(shè)備 D除了CPU和內(nèi)存以外的其它設(shè)備10中斷向量地址是：。A子程序入口地址 B中斷服務(wù)例行程序入口地址C中斷服務(wù)例行程序入口地址的指示器D中斷返回地址二填空題(每題3分，共24分)1為了運算器的A.，采用了B.進位，C.乘除法流水線等并行措施。2相聯(lián)存儲器不按地址而是按A.訪問的存儲器，在cache中用來存放B.,在虛擬存儲器中用來存放C.。3一個較完善的指令系統(tǒng)應(yīng)包含A.類指令，B.類指令,C. 類指令,程序控制類指令，I/O類指令，字符串類指令，系統(tǒng)控制類指令。4硬布線器的設(shè)計方法是：先畫出A.流程圖，再利用B.寫出綜合邏輯表達式，然后用C.等器件實現(xiàn)。5當(dāng)代流行的標(biāo)準(zhǔn)總線內(nèi)部結(jié)構(gòu)包含A.總線，B.總線，C.總線，公用總線。6磁表面存儲器主要技術(shù)指標(biāo)有A.,B.,C.,數(shù)據(jù)傳輸率。7DMA控制器按其A.結(jié)構(gòu)，分為B. 型和C. 型兩種。8{(26)16U(63)16)+(135)8的值為A..三應(yīng)用題(11分)求證：[X?Y]4=[X]tt?(-Yo+i-1Yj2")(11分)某計算機字長16位，主存容量為64K字，采用單字長單地址指令，共有64條指令，試采用四種尋址方式(立即、直接、基值、相對)設(shè)計指令格式。(11分)如圖B2.1表示使用快表(頁表)的虛實地址轉(zhuǎn)換條件，快表存放在相聯(lián)存貯器中，其中容量為8個存貯單元。問：當(dāng)CPU按虛擬地址1去訪問主存時，主存的實地址碼是多少？當(dāng)CPU按虛擬地址2去訪問主存時，主存的實地址碼是多少？當(dāng)CPU按虛擬地址3去訪問主存時，主存的實地址碼是多少？1ft員強生存中的國蠟電址2964IS9M42000)*00496000。。。0040000?0000500007000015域員號血內(nèi)嫡st7 012S圖B2.14. （11分）假設(shè)某計算機的運算器框圖如圖B2.2所示，其中ALU為16位的加法器（高電平工作），Sa、Sb為16位鎖存器，4個通用寄存器由D觸發(fā)器組成，。端輸出，其讀寫控制如下表所示:寫控制wWA（）WAj選擇100R(>101R110r2111R30XX不寫入舞：（1）設(shè)計微指令格式。（2）畫出ADD,SUB兩條微指令程序流程圖。（11分）畫出單機系統(tǒng)中采用的三種總線結(jié)構(gòu)。（11分）試推導(dǎo)磁盤存貯器讀寫一塊信息所需總時間的公式。習(xí)題二答案一.選擇題1.D 2,C6.C 7.A二.填空題3.A8.C4.D9.D5.A10.CLA.高速性B.先行C.陣列。A.內(nèi)容B.行地址表C.頁表和快表。A.數(shù)據(jù)傳送A.指令周期A.數(shù)據(jù)傳送A.存儲密度A.組成結(jié)構(gòu)A.（58）10B.算術(shù)運算C.邏輯運算。B.布爾代數(shù)C.門電路和觸發(fā)器。B.仲裁C.中斷和同步。B.存儲容量C.平均存取時間。B.選擇C.多路。三.應(yīng)用題.證明:設(shè)[xh卜=X()X1X2…Xn,[y卜『yoyi…yn被乘數(shù)x符號任意，乘數(shù)y符號為正。根據(jù)補碼定義，可得[x]4=2+x=2*1+x(mod2)[y#=y所以[x]?b?[y]?b=2n+l?y+x?y=2(y,y2-yn)+x?y其中(力丫2…yn)是大于。的正整數(shù)，根據(jù)模運算性質(zhì)有2(y.…yn)=2(mod2)所以[x卜卜?[y卜卜=2+x?y=[x?y卜卜(mod2)即[x?y]+k[x卜卜,(y])h=[x]ib,y 1被乘數(shù)x符號任意，乘數(shù)y符號為負。[x]h=Xo.X1X2-Xn[y]tt=1.y?y2,?,yn=2+y(mod2)由此y=[y]>b-2=0.y,y2-yn—1所以x,y=x(yiy2-yn>-x

[X,y]fr=[X(yiy2-yn)]樸+[-x]樸又(yiy2…yQ>0,根據(jù)式1有[x(y]y2…yQ]*=[x/(O.yiy2-yn)所以[X?y]tt=[x]?(O.yiy2-yn)+[-x]tt 2被乘數(shù)x和乘數(shù)y符號都任意。將式1和式2兩種情況綜合起來，即得補碼乘法的統(tǒng)一算式，即[x?y]"=[x]?(O.y,y2-yn)—[x卜卜?y0=[x]林(-yo+O.yiy2-yn)=[x](f?(-y0+i-1y,?2-1)證畢OPXD15 109 87 0有效地址E=D(256單元)有效地址E=(D)(64K)有效地址E=(R)+D(64K)有效地址E=(PC)+D(64K)尋址模式定義如下:.解：64條指令需占用操作碼字段(OP)6位，這樣指令余下長度為10位。為了覆蓋主存64K15 109 87 0有效地址E=D(256單元)有效地址E=(D)(64K)有效地址E=(R)+D(64K)有效地址E=(PC)+D(64K)尋址模式定義如下:x=oo宜接尋址X=01間接尋址X=10變址尋址X=11相對尋址其中R為變址寄存器(16位，PC為程序計數(shù)器(16位)，在變址和相對尋址時，位移量D可正可負。.解(1)用虛擬地址為1的頁號15作為快表檢索項，查得頁號為15的頁在主存中的起始地址為80000,故將80000與虛擬地址中的頁內(nèi)地址碼0324相加，求得主存實地址碼為80324。主存實地址碼=96000+0128=96128虛擬地址3的頁號為48,當(dāng)用48作檢索項在快表中檢索時，沒有檢索到頁號為48的頁面，此時操作系統(tǒng)暫停用戶作業(yè)程序的執(zhí)行，轉(zhuǎn)去執(zhí)行查頁表程序。如該頁面在主存中，則將該頁號及該頁在主存中的起始地址寫入主存；如該頁面不存在，則操作系統(tǒng)要將該頁面從外存調(diào)入主存，然后將頁號及其在主存中的起始地址寫入快表。：?指?指令字長12位，網(wǎng)指令格式如F：各字段意義如下：F1一讀RO-R3的選擇控制。F2一寫RO—R3的選擇控制。F3一打入SA的控制信號。F4—打入SB的控制信號。F5一打開非反向三態(tài)門的控制信號LDALU。一 F6一打開反向三態(tài)門的控制信號LDALU,并使加法器最低位加1。F7一鎖存器SB清零RESET信號。F8——段微程序結(jié)束，轉(zhuǎn)入取機器指令的控制信號。R—寄存器讀命令W一?寄存器寫命令(2)ADD、SUB兩條指令的微程序流程圖見圖B2.3所示。圖B2.35.三種系統(tǒng)總線結(jié)構(gòu)如圖B2.4：系統(tǒng)總線系統(tǒng)總線內(nèi)存總線C=：內(nèi)存IOP■通由I/O總線I/。接”I/O接IJ圖B2.46.解：設(shè)讀寫一塊信息所需總時間為Tb，平均找到時間為Ts，平均等待時間為Tl，讀寫一塊信息的傳輸時間為Tm，則：Tb=Ts+TL+Tm?假設(shè)磁盤以每秒r轉(zhuǎn)速率旋轉(zhuǎn)，每條磁道容量為N個字，則數(shù)據(jù)傳輸率=rN個字/秒。又假設(shè)每塊的字數(shù)為n,因而一旦讀寫頭定位在該塊始端，就能在Tm-(n/rN)秒的時間中傳輸完畢。&是磁盤旋轉(zhuǎn)半周的時間，Tl=(l/2r)秒，由此可得：Tb=Ts+l/2r+n/rN秒習(xí)題三一.選擇題(每小題1分，共10分).馮?諾依曼機工作的基本方式的特點是。A多指令流單數(shù)據(jù)流B按地址訪問并順序執(zhí)行指令C堆棧操作D存貯器按內(nèi)容選擇地址.在機器數(shù)中，零的表示形式是唯一的。A原碼B補碼C移碼D反碼.在定點二進制運算器中，減法運算一般通過來實現(xiàn)。A原碼運算的二進制減法器B補碼運算的二進制減法器C原碼運算的十進制加法器D補碼運算的二進制加法器.某計算機字長32位，其存儲容量為4MB,若按半字編址，它的尋址范圍是.A0—4MB B0—2MB C0—2M D0—IM.主存貯器和CPU之間增加cache的目的是。A解決CPU和主存之間的速度匹配問題B擴大主存貯器容量C擴大CPU中通用寄存器的數(shù)量D既擴大主存貯器容量，又擴大CPU中通用寄存器的數(shù)量.單地址指令中為了完成兩個數(shù)的算術(shù)運算，除地址碼指明的一個操作數(shù)外，另一個常需采用OA堆棧尋址方式B立即尋址方式 C隱含尋址方式D間接尋址方式.同步控制是oA只適用于CPU控制的方式B只適用于外圍設(shè)備控制的方式C由統(tǒng)一時序信號控制的方式D所有指令執(zhí)行時間都相同的方式.描述PCI總線中基本概念不正確的句子是。PCI總線是一個與處理器無關(guān)的高速外圍設(shè)備PCI總線的基本傳輸機制是猝發(fā)或傳送C.PCI設(shè)備一定是主設(shè)備D.系統(tǒng)中只允許有一條PCI總線CRT的分辨率為1024X1024像素，像素的顏色數(shù)為256,則刷新存儲器的容量為。A512KBB1MBC256KBD2MB10.為了便于實現(xiàn)多級中斷，保存現(xiàn)場信息最有效的辦法是采用。A通用寄存器 B堆棧C存儲器D外存二.填空題（每小題3分，共24分）.在計算機術(shù)語中，將運算器和控制器合在一起稱為A.,而將B.和存儲器合在一起稱為C.O.數(shù)的真值變成機器碼可采用A.表示法，B.表示法，C.表示法，移碼表示法。.廣泛使用的A.和B.都是半導(dǎo)體隨機讀寫存儲器。前者的速度比后者快，但C不如后者高。.形式指令地址的方式，稱為A.方式，有B.尋址和C.尋址。.CPU從A.取出一條指令并執(zhí)行這條指令的時間和稱為B.。由于各種指令的操作功能不同，各種指令的指令周期是C.O.微型機算計機的標(biāo)準(zhǔn)總線從16位的A.總線，發(fā)展到32位的B.總線和C.總線，又進一步發(fā)展到64位的PCI總線。.VESA標(biāo)準(zhǔn)是一個可擴展的標(biāo)準(zhǔn)，它除兼容傳統(tǒng)的A.等顯示方式外，還支持B.像素光柵，每像素點C. 顏色深度。.中斷處理過程可以A.進行。B.的設(shè)備可以中斷C.的中斷服務(wù)程序。三.應(yīng)用題（11分）已知x=-o.omi,y=+0.11001,求［xh卜,［-X,［y］補，［-y］補，x+y=?,x-y=?（11分）假設(shè)機器字長16位，主存容量為128K字節(jié)，指令字長度為16位或32位，共有128條指令，設(shè)計計算機指令格式，要求有直接、立即數(shù)、相對、基值、間接、變址六種尋址方式。（11分）某機字長32位，常規(guī)設(shè)計的存儲空間W32M,若將存儲空間擴至256M,請?zhí)岢鲆环N可能方案。（11分）圖B3.1所示的處理機邏輯框圖中，有兩條獨立的總線和兩個獨立的存貯器。己知指令存貯器IM最大容量為16384字（字長18位），數(shù)據(jù)存貯器DM最大容量是65536字（字長16位）。各寄存器均有“打入”（R—和“送出”（D控制命令，但圖中未標(biāo)出。BUS,dm aawrsdmbus.圖B3.1

設(shè)處理機格式為:OPX171090加法指令可寫為“ADDX(R1)“。頻育是(AC0)+((R.)+X)-AC”其中((R,)+X)部分通過尋址方式指向數(shù)據(jù)存貯器，現(xiàn)取R,為Ri。試畫出ADD指令從取指令開始到執(zhí)行結(jié)束的操作序列圖，寫明基本操作步驟和相應(yīng)的微操作控制信號。(11分)總線的一次信息傳送過程大致分哪幾個階段？若采用同步定時協(xié)議，請畫出讀數(shù)據(jù)的時序圖來說明。(11分)圖B3.2是從實時角度觀察到的中斷嵌套。試問，這個中斷系統(tǒng)可以實行幾重中斷？并分析圖B3.2的中斷過程。圖B3.2圖B3.2習(xí)題三答案.選擇題B 2 B 3 D 4 C 5AC 7 C 8 C 9 B 10B.填空題A.CPUB.CPUC.主機A.原碼B.補碼C.反碼A.SRAMB.DRAMC.集程度A.指令尋址B.順序C.跳躍A.存儲器B.指令周期C.不相同的A.ISAB.EISAC.VISAA.VGAB.1280X1024 C.24位A.嵌套B.優(yōu)先級高C.優(yōu)先級地.應(yīng)用題［x卜卜=i.loooi［y］［x卜卜=i.loooi［y］原=0.11001［y］補=0.1100111.10001所以：1-x］補=0.01111所以：［-y］補=1.00111

［X11.10001+[y卜卜00.11001 +[-y],(. 11.00111 Ix+y]補00.01010 [x-y10.11000所以：x+y=+0.01010 因為符號位相異，結(jié)果發(fā)生溢出2.解：由已知條件，機器字長16位，主存容量128KB/2=64KB字，因此MAR=18位,共128條指令，故0P字段占7位。采用單字長和雙字長兩種指令格式，其中單字長指令用于算術(shù)邏輯和I/。類指令，雙字長用于訪問主存的指令。OP R,R2OPX R2D15 954 32 015 954 32 015 98尋址方式由尋址模式X定義如下:X=000X=001X=000X=001X=010X=011X=100X=101直接尋址立即數(shù)相對尋址基值尋址間接尋址變址尋址E=D(64K)D=操作數(shù)E=PC+DPC=16位E=Rh+D,R,=16位E=(D)E=Rx+D,Rx=10位3.可采用多體交叉存取方案，即將主存分成8個相互獨立、容量相同的模塊Mo，M”M2,-M7,每個模塊32Mx32位。它各自具備?套地址寄存器、數(shù)據(jù)緩沖寄存器，各自以同等的方式與CPU傳遞信息，其組成結(jié)構(gòu)如圖B3.3：圖B3.3CPU訪問8個存貯模塊，可采用兩種方式：一種是在一個存取周期內(nèi)，同時訪問8個存貯模塊，由存貯器控制它們分時使用總線進行信息傳遞。另一種方式是：在存取周期內(nèi)分時訪問每個體，即經(jīng)過1/8存取周期就訪問一個模塊。這樣，對每個模塊而言，從CPU給出訪存操作命令直到讀出信息，仍然是一個存取周期時間。而對CPU來說，它可以在一個存取周期內(nèi)連續(xù)訪問8個存貯體，各體的讀寫過程將重疊進行。.解：加法指令“ADDX（Ri）”是一條隱含指令，其中一個操作數(shù)來自ACo，另一個操作數(shù)在數(shù)據(jù)存貯器中，地址由通用寄存器的內(nèi)容（R。加上指令格式中的X量值決定，可認為這是一種變址尋址。因此，指令周期的操作流程圖如圖B3.4：相應(yīng)的微操作控圖B3.4.解：分五個階段：請求總線，總線仲裁，尋址（目的地址），信息傳送，狀態(tài)返回（錯誤報告）。如圖B3.5啟動信號一I I 圖B3.5.解：該中斷系統(tǒng)可以實行5重中斷，中斷優(yōu)先級的順序是，優(yōu)先權(quán)1最高，主程序運行于最低優(yōu)先權(quán)（優(yōu)先權(quán)為6）。圖B3.2中出現(xiàn)了4重中斷。圖B3.2中中斷過程如下：主程序運行到Ti時刻，響應(yīng)優(yōu)先權(quán)4的中斷源的中斷請求并進行中斷服務(wù)；到T3時刻，優(yōu)先權(quán)4的中斷服務(wù)還未結(jié)束，但又出現(xiàn)了優(yōu)先權(quán)3的中斷源的中斷請求；暫停優(yōu)先權(quán)4的中斷服務(wù)，而響應(yīng)優(yōu)先權(quán)3的中斷。到T4時刻，又被優(yōu)先權(quán)2的中斷源所中斷，直到T6時刻，返回優(yōu)先權(quán)3的服務(wù)程序，到T7時刻，又被優(yōu)先權(quán)1的中斷源所中斷，到T8時刻，優(yōu)先權(quán)1的中斷服務(wù)完畢，返回優(yōu)先權(quán)3的服務(wù)程序，直到Tio優(yōu)先權(quán)3的中斷服務(wù)結(jié)束，返回優(yōu)先權(quán)4的服務(wù)程序，優(yōu)先權(quán)4的服務(wù)程序到T”結(jié)束，最后返回主程序。圖B3.2中，優(yōu)先權(quán)3的服務(wù)程序被中斷2次，而優(yōu)先權(quán)5的中斷又產(chǎn)生。習(xí)題四一.選擇題（每小題I分，共10分）.現(xiàn)代計算機內(nèi)部一般采用二進制形式，我國歷史上的即反映了二值邏輯的思想，它最早記載在上，距今以有約千年。A.八卦圖、論衡、二B.算等、周脾算經(jīng)、二C.算籌、九章算術(shù)、一D.八卦圖、周易、三.定點字長的字，采用2的補碼表示時，一個字所能表示的整數(shù)范圍是。A.-128~+127 B.-127-+127C.-129-+128 D.-128-+128.下面浮點運算器的描述中正確的句子是：.A.浮點運算器可用階碼部件和尾數(shù)部件實現(xiàn)B.階碼部件可實現(xiàn)加、減、乘、除四種運算C.階碼部件只進行階碼相加、相減和比較操作D.尾數(shù)部件只進行乘法和減法運算.某計算機字長6位，它的存貯容量是64K,若按字編址,那么它的尋址范圍是A.0~64KB.O-32KC.0-64KBD.0?32k.雙端□存儲器在 情況下會發(fā)生讀/寫沖突。A.左端口與右端口的地址碼不同B,左端口與右端口的地址碼相同C.左端口與右端口的數(shù)據(jù)碼不同D.左端口與右端口的數(shù)據(jù)碼相同.寄存器間接尋址方式中，操作數(shù)處在oA.通用寄存器B.主存單元C.程序計數(shù)器D.堆棧.微程序控制器中，機器指令與微指令的關(guān)系是。A.每一條機器指令由一條微指令來執(zhí)行.每一條機器指令由一段微指令編寫的微程序來解釋執(zhí)行C.每一條機器指令組成的程序可由一條微指令來執(zhí)行D.一條微指令由若干條機器指令組成.描述PCI總線中基本概念不正確的句子是.PCI總線是一個與處理器無關(guān)的高速外圍設(shè)備PCI總線的基本傳輸機制是猝發(fā)或傳送PCI設(shè)備一定是主設(shè)備D.系統(tǒng)中只允許有一條PCI總線.一張3.5寸軟盤的存儲容量為MB,每個扇區(qū)存儲的固定數(shù)據(jù)是。A.1.44MB,512BB.1MB,1024BC.2MB,256BD.1.44MB,512KB10.發(fā)生中斷請求的條件是。A.一條指令執(zhí)行結(jié)束 B.一次I/O操作結(jié)束C.機器內(nèi)部發(fā)生故障 D.一次DMA操作結(jié)束二填空題（每小題3分，共24分）.2000年超級計算機浮點最高運算速度達到每秒A.次。我國的B.號計算機的運算速度達到C.次，使我國成為美國、日本后第三個擁有高速計算機的國家。.一個定點數(shù)由A.和B.兩部分組成。根據(jù)小數(shù)點位置不同，定點數(shù)有c.和純整數(shù)之分。.對存儲器的要求是A.,B.,C.。為了解決這三方面的矛盾計算機采用多級存儲體系結(jié)構(gòu)。.指令系統(tǒng)是表征一臺計算機性能的重要因素，它的A.和B.不僅影響到機器的硬件結(jié)構(gòu)，而且也影響到C.O.當(dāng)今的CPU芯片除了包括定點運算器和控制器外，還包括A.,B.運算器和C.管理等部件。.總線是構(gòu)成計算機系統(tǒng)的A.,是多個B.部件之間進行數(shù)據(jù)傳送的C.通道.每一種外設(shè)都是在它自己的A。控制下進行工作，而A則通過B.和C.相連并受C控制。.在計算機系統(tǒng)中，CPU對外圍設(shè)備的管理處程序查詢方式、程序中斷方式外，還有A.方式，B.方式，和C.方式。三.應(yīng)用題1.（11分）設(shè)[x]"=Xo.X1X2…X”。求證：X=-Xo+i-lXi2'2.（11分）指令格式如下所示，其中0P為操作碼，試分析指令格式特點。18 12 109 540OP—源寄存器目標(biāo)寄存器（11分）以知cache命中率H=0.98,主存比cache慢四倍，以知主存存取周期為200ns,求cache/主存的效率和平均訪問時間。（11分）某計算機有8條微指令I(lǐng)r-加每條微指令所包含的微命令控制信號見下表,aT分別對應(yīng)10種不同性質(zhì)的微命令信號。假設(shè)一條微指令的控制字段僅限8位，請安排微指令的控制字段格式。■指令*bcdefchii1|VVVVVItVVVV11VVUVIs7VVI?>/VUVVVb7VV（11分）3）某總線在一個總線周期中并行傳送4個字節(jié)的數(shù)據(jù)，假設(shè)一個總線周期等于一個總線時鐘周期，總線時鐘頻率為33MHZ,求總線帶寬是多少？（2）如果??個總線中并行傳送64位數(shù)據(jù)，總線頻率升為66MHZ,求總線帶寬是多少？（11分）磁盤、磁帶、打印機三個設(shè)備同時工作。磁盤以20ns的間隔發(fā)DMA請求，磁帶以30us的間隔發(fā)DMA請求，打印機以120us的間隔發(fā)DMA請求，假設(shè)DMA控制器每完成一次DMA傳輸所需時間為2ns,畫出多路DMA控制器工作時空圖。習(xí)題四答案一,選擇題.D 2.A3.A,C4.B5.B6.B7.B8.C 9.A10.C

二.填空題A.10000億次B.神威C.3840億A.符號位B.數(shù)值域C.純小數(shù)A.容量大B.速度快C.成本低A.格式B.功能C.系統(tǒng)軟件A.CacheB.浮點C.存儲A.互聯(lián)機構(gòu)B,系統(tǒng)功能C.公共A.設(shè)備控制器B.適配器C.主機A.DMAB.通道C.外圍處理機三.應(yīng)用題.證明：當(dāng)x20時，x()=0,XZ[x卜卜=O.XjX2...Xn=j-1Xi2,=x當(dāng)x<0時，x()=1,[x]補=l.XjX2...Xn=2+x所以X=l.XjX2...Xn-2=-1+O.XjX2...XnXXi21XXo+Xi21XXo+i-1Xi21 （補碼與真值的關(guān)系）綜合上述兩種情況，可得出：X=.解：單字長二地址指令。操作碼字段0P可以指定丁=128條指令。源寄存器和目標(biāo)寄存器都是通用寄存器(可分別指定32個)，所以是RR型指令,兩個操作數(shù)均存在寄存器中。(4)這種指令結(jié)構(gòu)常用于算術(shù)邏輯類指令。.解：R=Tm/Tc=4；Tc=Tm/4=50nsE=1/[R+(1-R)H]=l/[4+(1-4)X0.98]=0.94Ta=Tc/E=TcX[4-3X0.98]=50X1.06=53ns?.解：為了壓縮指令字的長度，必須設(shè)法把一個微指令周期中的互斥性微命令信號組合在一個小組中，進行分組譯碼。經(jīng)分析，(e,f,h)和(b,i,j)可分別組成兩個小組或兩個字段，然后進行譯碼，可得六個微命令信號，剩下的a,c,d,g四個微命令信號可進行直接控制，其整個控制字段組成如下：01c01b宜接控制10f10iacdg11g11jXXXXXK X4位 2位2位.解：(1)設(shè)總線帶寬用Dr表示，總線時鐘周期用T=1/f表示，一個總線周期傳送的數(shù)據(jù)量用D表示，根據(jù)定義可得：Dr=T/D=DXl/f=4BX33X106/s(2)64位=8B,Dr=DXf=8BX66X106/s=528MB/s6.解：答案如圖B4.1圖B4.1習(xí)題五一.選擇題（每題1分，共10分）.對計算機的產(chǎn)生有重要影響的是：。A牛頓、維納、圖靈B萊布尼茲、布爾、圖靈C巴貝奇、維納、麥克斯韋D萊布尼茲、布爾、克雷.假定下列字符碼中有奇偶校驗位，但沒有數(shù)據(jù)錯誤，采用偶校校驗的字符碼是。A11001011B11010110C11000001D11001001.按其數(shù)據(jù)流的傳遞過程和控制節(jié)拍來看，陣列乘法器可認為是oA全串行運算的乘法器B全并行運算的乘法器C串一并行運算的乘法器D并一串型運算的乘法器.某計算機字長32位，其存儲容量為16MB,若按雙字編址，它的尋址范圍是.A0—16MB B0—8M C0—8MB D0—16MB.雙端□存儲器在情況下會發(fā)生讀/寫沖突。A左端口與右端口的地址碼不同B左端口與右端口的地址碼相同C左端口與右端口的數(shù)據(jù)碼相同D左端口與右端口的數(shù)據(jù)碼不同.程序控制類指令的功能是。A進行算術(shù)運算和邏輯運算B進行主存與CPU之間的數(shù)據(jù)傳送C進行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送D改變程序執(zhí)行順序.由于CPU內(nèi)部的操作速度較快，而CPU訪問一次主存所花的時間較長，因此機器周期通常用來規(guī)定。A主存中讀取一個指令字的最短時間B主存中讀取一個數(shù)據(jù)字的最長時間C主存中寫入一個數(shù)據(jù)字的平均時間

D主存中讀取一個數(shù)據(jù)字的平均時間.系統(tǒng)總線中控制線的功能是。A提供主存、I/O接口設(shè)備的控制信號響應(yīng)信號B提供數(shù)據(jù)信息C提供時序信號D提供主存、I/O接口設(shè)備的響應(yīng)信號.具有自同步能力的記錄方式是。ANRZ（,BNRZiCPMDMFM10.IEEE1394的高速特性適合于新型高速硬盤和多媒體數(shù)據(jù)傳送，它的數(shù)據(jù)傳輸率可以是A100兆位/秒B200兆位/秒C400兆位/秒D300兆位/秒二.填空題（每題3分，共24分）.Cache是一種A.存儲器，是為了解決CPU和主存之間B.不匹配而米用的一項重要硬件技術(shù)?，F(xiàn)發(fā)展為多級cache體系，C.分設(shè)體系。.RISC指令系統(tǒng)的最大特點是：A.；B.;C.種類少。只有取數(shù)/存數(shù)指令訪問存儲器。.并行處理技術(shù)已成為計算計技術(shù)發(fā)展的主流。它可貫穿于信息加工的各個步驟和階段。概括起來，主要有三種形式A.并行；B.并行；C.并行。.為了解決多個A.同時競爭總線，B.必須具有C. 部件。.軟磁盤和硬磁盤的A.原理與B.方式基本相同，但在C.和性能上存在較大差別。.選擇型DMA控制器在A.可以連接多個設(shè)備，而在B.只能允許連接一個設(shè)備，適合于連接C.設(shè)備。.主存與cache的地址映射有A.、B.、C.三種方式。其中組相連方式適度地兼顧了前二者的優(yōu)點，又盡量避免其缺點，從靈活性、命中率、硬件投資來說較為理想。.流水CPU是以A.為原理構(gòu)造的處理器，是一種非常B.的并行技術(shù)。目前的C.微處理器幾乎無一例外的使用了流水技術(shù)。三.應(yīng)用題（11分）CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為3800次，主存完成存取的次數(shù)為200次，已知cache存取周期為50ns,主存為250ns，求cache/主存系統(tǒng)的效率和平均訪問時間。（11分）某加法器進位鏈小組信號為c4c3c2cl，低位來的信號為G），請分別按下述兩種方式寫出C&GC2G的邏輯表達式。（1）串行進位方式 （2）并行進位方式（11分）圖B5.1所示為存貯器的地址空間分布圖和存貯器的地址譯碼電路，后者可在地表示譯碼器處于正常譯碼狀態(tài)。<**A組跨接端和B組跨接端之間分別進行接線。74LS139是2：4譯碼器，使能端G接地表示譯碼器處于正常譯碼狀態(tài)。<**要求：完成A組踏接端與B組跨接端內(nèi)部的正確連接，以便使地址譯碼電路按圖的要求正確尋址。圖B5.1(11分)運算器結(jié)構(gòu)如圖B5.2所示，R,R2,R3是三個寄存器，A和B是兩個三選一的多路開關(guān)，通路的選擇由AS。，ASi和BS0.BS|端控制，例如BS0BS(=11時，選擇R3,BS°BS]=01時，選擇Ri……，ALU是算術(shù)/邏輯單元。S1S2為它的兩個操作控制端。其功能如下:圖B5.2S|S2=00時，ALU輸出=AS|S2=01時，ALU輸出=A+BSiS2=10時，ALU輸出=A-BS|S2=11時，ALU輸出=A?B請設(shè)計控制運算騙通路的微指令格式。(11分)集中式仲裁有幾種方式？畫出獨立請求方式的邏輯圖，說明其工作原理。(11分)單級中斷中，采用串行排隊鏈法來實現(xiàn)具有公共請求線的中斷優(yōu)先級識別,請畫出中斷向量為001010,001011,001000三個設(shè)備的判優(yōu)識別邏輯圖。習(xí)題五答案一.選擇題.B2.D3.B4.B 5.BD7.A8.A9.C、D10.A、B、C二.填空題。LA.高速緩沖B.速度C.指令cache與數(shù)據(jù)cache.A.指令條數(shù)B.指令長度C.指令格式和尋址方式.A.時間B.空間C.時間+空間并行.A.主設(shè)備B.控制權(quán)C.總線仲裁.A.存儲B.記錄C.結(jié)構(gòu).A.物理B.邏輯C.高速.A.全相連B.直接相連C.組相連.A.時間并行性B.經(jīng)濟而實用C.高性能。三.應(yīng)用題解：命中率H=Ne/(Nc+Nm)=3800/(3800+200)=0.95主存慢于cache的倍率：r=tm/tc=250ns/50ns=5訪問效率:e=l/[r+(l-r)H]=1/[5+(1-5)X0.95]=83.3%平均訪問時間：匕=4/?=50ns/0.833=60ns2.解：(1)串行進位方式:Ci=G]+P]C()C?=G2+P2C]c3=g3+p3c2C4=G4+P4C3(2)Ci=G]+P]C()C?=G2+P2C]c3=g3+p3c2C4=G4+P4C3(2)并行進位方式：Ci=Gi+P|CoC2=G2+P2G,+P2P1C0C3=G3+P3G2+P3P2Gj+P3P2P,CoC4=G4+P4G3+P4P3G?+P4P3P2Gl+P4P3P2PlC()其中Gi一G4,Pi—P4表達式與串行進位方式相同。3.解：根據(jù)圖B5.3中已知，ROM,的空間地址為0000H——3FFFH,ROM2的地址空間為E000H——FFFFH?(b)間地址為4000H——7FFFH,RAM|的地址空間為C000H——DFFFH,RAM,間為E000H——FFFFH?(b)W4<空閾圖B53對應(yīng)上述空間，地址碼最高4位A|5——A|2狀態(tài)如下:0000——0011ROM!0100——0111ROM21100——1101RAM)1110—-1111RAM,2：4譯碼器對A|5A12兩位進行譯碼，產(chǎn)生四路輸出，其中：yo=00對應(yīng)ROM1yi=01對應(yīng)ROM2,y3=11對應(yīng)RAM】和RAM?。然后用A13區(qū)分是RAM|(A13=0)還是RAM?(A]3=l)，此處采用部分譯碼。由此，兩組端子的連接方法如下：1——6,2——5,3——7,8——12,11——14,9 3.解：采用水平微指令格式，且直接控制方式，順序控制字段假設(shè)4位，其中一位判別測試位：ASoAS,S,S2BS(>BSiLDR,,LDR2,LDR3PpARi，pAR2,pARj2位2位2位2位3位 1位3位 直接控制 一順序控制當(dāng)P=0時，直接用uAR——口AR3形成下一個微地址。當(dāng)P=1時，對UAR?進行修改后形成下一個微地址。.解：有三種方式：鏈?zhǔn)讲樵兎绞?、計?shù)器定時查詢方式、獨立請求方式。

IRiISt IRi1NT3IRiISt IRi1NT3圖B5.5習(xí)題六一.選擇題（每小題1分，共10分）1.完整的計算機應(yīng)包括。A運算器、存儲器、控制器；B外部設(shè)備和主機；C主機和實用程序；D配套的硬件設(shè)備和軟件系統(tǒng)；2,用64位字長（其中1位符號位）表示定點小數(shù)時，所能表示的數(shù)值范圍是 。A[0,2M-1]B[0,263-1]c[0,262-l]D10,263].四片?74181ALU和1片?74812CLA器件相配合，具有如下進位傳遞功能1>A行波進位；B組內(nèi)先行進位，組間先行進位；C組內(nèi)先行進位，組間行波進位；D組內(nèi)行波進位，組間先行進位；.某機字長32位，存儲容量為1MB,若按字編址，它的尋址范圍是。A0—IM B0—512KB C0—256K D0—256KB.某，RAM芯片，其容量為512X8位，除電源和接地端外，該芯片引出線的最小數(shù)目應(yīng)是oA23B25C50 D19.堆棧尋址方式中，設(shè)A為通用寄存器，SP為堆棧指示器，Msp為SP指示器的棧頂單元,如果操作的動作是：(A)-MSP,(SP)-1fSP,那么出棧的動作應(yīng)是.A(MSP)fA,(SP)+1-*SP；B(SP)+—SP,(MSP)-A；C(SP)-1-*SP,(MSP)-*A；D(MSP)-A,(SP)-1-SP:.指令周期是指oACPU從主存取出一條指令的時間；BCPU執(zhí)行一條指令的時間；CCPU從主存取出一條指令加上CPU執(zhí)行這條指令的時間；D時鐘周期時間；.在的微型計算機系統(tǒng)中，外設(shè)可和主存貯器單元統(tǒng)一編址，因此可以不使用1/0指令。A單總線B雙總線C三總線D多總線.在微型機系統(tǒng)中，外圍設(shè)備通過與主板的系統(tǒng)總線相連接。A適配器B設(shè)備控制器C計數(shù)器D寄存器10.CD-ROM光盤的標(biāo)準(zhǔn)播放時間為60分鐘。在計算模式1情況下，光盤的存儲容量為A601MBB527MBC630MBD530MB二.填空題(每小題3分，共24分).計算機的硬件包括A.,B.,C.適配器，輸入輸出部分。.按IEEE764標(biāo)準(zhǔn)，一個浮點數(shù)由A.階碼E,尾數(shù)m三部分組成。其中階碼E的值等于指數(shù)的B.加上一個固定C...存儲器的技術(shù)指標(biāo)有A.,B.,C.,存儲器帶寬。.指令操作碼字段表征指令的A. 而地址碼字段指示B. 微小型機多采用C.混合方式的指令格式。.CPU中至少有如下六類寄存器，除了A.寄存器，B.計數(shù)器，C.寄存器外，還應(yīng)有通用寄存器，狀態(tài)條件寄存器，數(shù)據(jù)緩沖寄存器。.總線有A. 特性，B. 特性，電氣特性，C. 特性。.不同的CRT顯示標(biāo)準(zhǔn)所支容的最大A.— 和B.數(shù)目是C.—的。.中斷處理需要有中斷A.,中斷B.產(chǎn)生，中斷C.等硬件支持。三.應(yīng)用題(11分)設(shè)有兩個浮點數(shù)M=2"XSi,弗=2型XS2，其中階碼2位，階符1位,尾數(shù)四位，數(shù)符一位。設(shè)：ji=(-10)2,S,=(+0.1001)2j2=(+10)2,S2=(+0.1011)2求：N>XNz,寫出運算步驟及結(jié)果，積的尾數(shù)占4位，要規(guī)格化結(jié)果，用原碼陣列乘法器求尾數(shù)之積。(11分)已知某8位機的主存采用半導(dǎo)體存貯器，地址碼為18位，若使用4KX4位RAM芯片組成該機所允許的最大主存空間，并選用模塊條的形式，問：(1)若每個摸條為32Kx8位，共需幾個模塊條？(2)每個模塊內(nèi)共有多少片RAM芯片？(3)主存共需多少RAM芯片？CPU如何選擇各模塊條？(11分)圖B6.1是某SRAM的寫入時序，其中R/W是讀、寫命令控制線，當(dāng)R/W線為低電平時，存貯器按給定地址把數(shù)據(jù)線上的數(shù)據(jù)寫入存貯器。請指出圖中時序的錯誤，并畫出正確的寫入時序。.址①X②X③數(shù)據(jù)④X⑤有r rr~(a)圖B6.1(11分)某計算機有如下部件：ALU,移位器，主存M,主存數(shù)據(jù)寄存器MDR,主存地址寄存器MAR,指令寄存器IR,通用寄存器R。——R3,暫存器C和D。(1)請將各邏輯部件組成一個數(shù)據(jù)通路，并標(biāo)明數(shù)據(jù)流向。(2)畫出“ADDR,(R2)+”指令的指令周期流程圖，指令功能是(R。+((RD)-R>=移位器MBRR（）1RPCR?cALUDR?MAR圖B6.2(11分)集中式仲裁有兒種方式？畫出計數(shù)器定時查詢方式的邏輯結(jié)構(gòu)圖，說明其工作原理。(11分)刷存的主要性能指標(biāo)是它的帶寬。實際工作時顯示適配器的幾個功能部分要爭用刷存的帶寬。假定總帶寬的50%用于刷新屏幕，保留50%帶寬用于其他非刷新功能。(1)若顯示工作方式采用分辨率為1024X768,顏色深度為3B,幀頻(刷新速率)為72Hz,計算總帶寬。(2)為達到這樣高的刷存帶寬，應(yīng)采取何種技術(shù)措施？習(xí)題六答案一.選擇題D 2 B 3B 4 C 5D6 B 7 C 8A 9 A 10B二.填空題LA.運算器B.存儲器C.控制器.A.符號位SB.基值EC.偏移量.A.存儲容量B.存儲時間C.存儲周期.A.操作B.特征與功能C.操作數(shù)的地址.A.指令B.程序C.地址.A.物理B.功能C.機械.A.分辨率B.顏色C.不同.A.優(yōu)先級仲裁B.向量C.控制邏輯三.應(yīng)用題1. (1)浮點乘法規(guī)則：N>XN2=(2"XS1)X(23XS2)=2"'+⑶X(SiXS2)(2)碼求和：jl+j2=0(3)尾數(shù)相乘：被乘數(shù)$=0.1001,令乘數(shù)Sz=0.1011,尾數(shù)絕對值相乘得積的絕對值，積的符號位=0?0=0。按無符號陣乘法器運算得：NIXNz=2°xo,01100011(4)尾數(shù)規(guī)格化、舍入(尾數(shù)四位)N>XN2=(+0.01100011)2=(+0.1100)2X2<01>2.解(1)由于主存地址碼給定18位，所以最大存儲空間為2'**=256K,主存的最大容量為256KB?，F(xiàn)每個模塊條的存儲容量為32KB,所以主存共需256KB/32KB=8塊板。(2)每個模塊條的存儲容量為32KB,現(xiàn)使用4KX4位的RAM芯片拼成4KX8位(共8組)，用地址碼的低12(A?——A,,)直接接到芯片地址輸入端，然后用地址的高3位(Am——A.2)通過3：8譯碼器輸出分別接到8組芯片的選片端。共有8X2=16個RAM。(3)據(jù)前面所得，共需8個模條，每個模條上有16片芯片，故主存共需8X16=128片RAM芯片。解：寫入存貯器時時序信號必須同步。通常，當(dāng)R/W線加負脈沖時，地址線和數(shù)據(jù)線的電平必須是穩(wěn)定的。當(dāng)R/W線一達到邏輯0電平時，數(shù)據(jù)立即被存貯。因此，當(dāng)R/W線處于低狀態(tài)時，如果數(shù)據(jù)線改變數(shù)值，那么存貯器將存貯新的數(shù)據(jù)⑤。同樣，當(dāng)R/W線處于低狀態(tài)時，地址發(fā)生了變化，那么同樣的數(shù)據(jù)將存貯到新的地址(②或③)。正確的寫入時序圖如下圖所示：*€Dqztxzz-ZDCTzbcZR!IV圖B6.3.解：（1）各功能部件聯(lián)結(jié)成如圖所示數(shù)據(jù)通路:ALU+1+itMARR3圖B6.4(PC)-MAR(2)此指令為RS型指令，一個操作數(shù)在Ri中，另一個操作數(shù)在R?為地址的內(nèi)存單元中，相加結(jié)果放在L中。 送當(dāng)前指令地址到MARIM-MBR-IR,(PC)+1取當(dāng)前指令到IR,I PC+L為取下條指令做好準(zhǔn)備(Ri)-*C①(R2)-mar②MfMBR-DI ③(C)+(D)-R/—/ ④圖B6.5(說明)：①：取R操作數(shù)一C暫存器。②：送地址到MAR。③：取出內(nèi)存單元中的操作數(shù)-D暫存器。④：相加后將和數(shù)一R".解：有三種方式：鏈?zhǔn)讲樵兎绞?，計?shù)器定時查詢方式，獨立請求方式。計數(shù)器定時查詢方式邏輯結(jié)構(gòu)圖如下：6.66.解：（1）因為刷新所需帶寬=分辨率X每個像素點顏色深度X刷新速度所以1024X768X3BX72/S=165888KB/S=162MB/S（2）為達到這樣高的刷存帶寬，可采用如下技術(shù)措施：.使用高速的DRAM芯片組成刷存。.刷存采用多體交錯結(jié)構(gòu)。.刷存內(nèi)顯示控制器的內(nèi)部總線寬度由32位提高到64位，甚至到128位。.刷存采用雙端口存儲器結(jié)構(gòu)，將刷新端口與更新端口分開。習(xí)題七一選擇題（每小題1分，共10分）.至今為止，計算機中的所有信息仍以二進制方式表示的理由是OA.節(jié)約元件； B運算速度快； C物理器件的性能決定；D信息處理方便；.用32位字長（其中1位符號位）表示定點小數(shù)是，所能表示的數(shù)值范圍是。A[0,1-2為B[0,1-2-31]C[0,1-2力 D[0,1].已知X為整數(shù)，且[X]"=10011011,則X的十進制數(shù)值是.A+155B-101C-155D+101.貯存器是計算機系統(tǒng)的記憶設(shè)備，它主要用來。A存放數(shù)據(jù)B存放程序C存放數(shù)據(jù)和程序D存放微程序.某微型機算計系統(tǒng)，其操作系統(tǒng)保存在軟盤匕其內(nèi)貯存器應(yīng)該采用。ARAMBROMCRAM和ROMDCCP.指令系統(tǒng)采用不同尋址方式的目的是oA實現(xiàn)存貯程序和程序控制；B縮短指令長度，擴大尋址空間，提高編程靈活性；C可宜接訪問外存：D提供擴展操作碼的可能并降低指令譯碼的難度；.在CPU中跟蹤指令后繼地址的寄存器是.A主存地址寄存器B程序計數(shù)器C指令寄存器D狀態(tài)條件寄存器.系統(tǒng)總線地址的功能是.A選擇主存單元地址；B選擇進行信息傳輸?shù)脑O(shè)備；C選擇外存地址；D指定主存和I/0設(shè)備接口電路的地址；.CRT的顏色數(shù)為256色，則刷新存儲器每個單元的字長是 一。A256位B16位C8位D7位.采用DMA方式傳送數(shù)據(jù)時，每傳送一個數(shù)據(jù)就要用一個時間。二、填空題（每小題3分，共24分）.指令格式中，地址碼字段是通過A.來體現(xiàn)的，因為通過某種方式的變換，可以給出B.地址。常用的指令格式有零地址指令、單地址指令、C. 三種..為運算器構(gòu)造的A.運算方法中常采用B.加減法C.乘除法或補碼乘除法..雙端口存儲器和多模塊交叉存儲器屬于A.存儲器結(jié)構(gòu).前者采用B.技術(shù),后者采用C.技術(shù)..堆棧是一種特殊的A.尋址方式,它采用B.原理.按結(jié)構(gòu)不同，分為C.和存儲器堆棧..硬布線控制器的基本思想是：某一微操作控制信號是A.譯碼輸此B.信號和C.信號的邏輯函數(shù)..當(dāng)代流行的標(biāo)準(zhǔn)總線追求與A.、B.、C.無關(guān)的開發(fā)標(biāo)準(zhǔn)。.CPU周期也稱為A.；一個CPU周期包含若干個B.o任何一條指令的指令周期至少需要C.個CPU周期。.DMA方式采用下面三種方法：①A.訪內(nèi)：②B.；③C.交替訪內(nèi)。三.應(yīng)用題（11分）求證：-[y]?=+[-y]tt（11分）什么是閃速存儲器？它有那些特點？（11分）指令格式如下所示，0P為操作碼字段，試分析指令格式的特點。15 10 7 43 0OP 源寄存器基值寄存器位移量（16位）（11分）某機運算器框圖如圖B7.1所示，其中ALU由通用函數(shù)發(fā)生器組成，Mi—M：為多路開關(guān)，采用微程序控制，若用微指令對該運算器要求的所有控制信號進行微指令編碼的格式設(shè)計，列出各控制字段的編碼表。圖B7.1（11分）PCI總線周期類型可指定多少種總線命令？實際給出多少種？請說明存儲器讀/寫總線周期的功能。（11分）試分析圖B7.2所示寫電流波形屬于何種記錄方式。圖B7.2

習(xí)題七答案一.選擇題1.C2.B3.B4.C5.C6.B7.B8.D9.C10.C二.填空題.A.尋址方式B.操作數(shù)有效C.二地址指令.A.簡單性 B.補碼 C.原碼.A.并行 B.空間并行C.時間并行.A.數(shù)據(jù) B.先進后出C.寄存器.A.指令操作碼B.時序C.狀態(tài)條件.A.結(jié)構(gòu)B.CPU C.技術(shù).A.機器周期B.時鐘周期C.2.A.停止CPUB.周期挪用C.DMA和CPU三.應(yīng)用題.因為[x],h+[y]?.=[x+y]>h令x=-y帶入上式，則有：（-y]n+[y]tt=[-y+y]?=⑼>=0所以[-y]"=-[y]*.解：閃速存儲器是高密度、非易損性的讀/寫半導(dǎo)體存儲器。從原理上看，它屬于ROM型存儲器，但是它又隨時改寫信息：從功能上看，它又相當(dāng)于RAM,所以傳統(tǒng)ROM與RAM的定義和劃分已失去意義，因而是一種新型的存儲器技術(shù)。閃速存儲器的特點：（1）固有的非易失性：（2）廉價的高密度；（3）可直接執(zhí)行；（4）固態(tài)性能；.解（1）雙字長二地址指令，用于訪問存儲器。（2）操作碼字段OP為6位，可以指定2。=64種操作。一個操作數(shù)在源寄存器（共16個），另一個操作數(shù)在存儲器中（由基值寄存器和位移量決定），所以是RS型指令。.解：當(dāng)24個控制信號全部用微指令產(chǎn)生時，可采用字段譯碼法進行編碼控制，采用的微指令格式如下（其中目地操作數(shù)字段與打入信號段可結(jié)合并公用，后者加上節(jié)拍脈沖控制即可）。3位3位 5位 3位 2位XXXXXXXXXXXXXXXX目的操作數(shù)源操作數(shù) 運算操作直接控制 判別 下地址字段目的操作數(shù)源操作數(shù) 運算操作直接控制 判別 下地址字段目的操作數(shù)字段源獴作數(shù)字段運第操作字段?001?LDR,001rMS,010hLDRj010tOilc,LD&oni100d'LDRj100A編碼表如下:.解：可指定16種，實際給出12種。存儲器讀/寫總線周期從猝發(fā)式傳送為基本機制，一次猝發(fā)式傳送總線周期通常由一個地址周期和一個或幾個數(shù)據(jù)周期組成。存儲器讀/寫周期的解釋，取決于PCI總線上的存儲器控制器是否支持存儲器/cache之間的PCI傳輸協(xié)議。如果支持，則存儲器讀/寫一般是通過cache來進行；否則，是以數(shù)據(jù)非緩存方式來傳輸。.解：(1)是調(diào)頻制(FM)；(2)是改進調(diào)頻制(MFM)；(3)是調(diào)相制(PE)；(4)是調(diào)頻制(FM)：(5)是不歸零制(NRZ)；(6)是“見1就翻制"(NRZ1就習(xí)題八選擇題(每小題1分，共10分).某寄存器中的值有時是地址，因此只有計算機的才能識別它。A譯碼器B判斷程序 C指令D時序信號.用16位字長(其中1位符號位)表示定點整數(shù)時，所能表示的數(shù)值范圍是。A[0,216-1]B[0,215-1]C[0,214-1]D[0,215].在定點運算器中，無論采用雙符號位還是單符號位，必須有,它一般用來實現(xiàn)。A譯碼電路，與非門；B編碼電路，或非門；C溢出判斷電路，異或門；D移位電路，與或非門；.某SRAM芯片，其容量為512X8位，除電源端和接地端外，該芯片引出線的最小數(shù)目應(yīng)為.A23B25C50D19.以下四種類型的半導(dǎo)體存儲器中，以傳輸同樣多的字為比較條件，則讀出數(shù)據(jù)傳輸率最高的是oADRAMBSRAMC閃速存儲器 DEPROM.指令的尋址方式有順序和跳躍兩種方式，采用跳躍尋址方式，可以實現(xiàn)oA堆棧尋址；B程序的條件轉(zhuǎn)移：C程序的無條件轉(zhuǎn)移：D程序的條件轉(zhuǎn)移或無條件轉(zhuǎn)移：.異步控制常用于作為其主要控制方式。A在單總線結(jié)構(gòu)計算機中訪問主存與外圍設(shè)備時；B微型機的CPU控制中；C組合邏輯控制的CPU中；D微程序控制器中；.多總線結(jié)構(gòu)的計算機系統(tǒng)，采用方法，對提高系統(tǒng)的吞吐率最有效。A多口存貯器；B提高主存的速度；C交叉編址多模塊存貯器；D高速緩沖存貯器；.磁盤驅(qū)動器向盤片磁層記錄數(shù)據(jù)時采用方式寫入。A并行B串行C并行一串行 D串行一并行.IEEE1394所以能實現(xiàn)數(shù)據(jù)傳送的實時性，是因為。A除異步傳送外，還提供等步傳送方式；B提高了時鐘頻率；C除優(yōu)先權(quán)仲裁外，還提供均等仲裁，緊急仲裁兩種總線仲裁方式；二.填空題(每小題3分，共24分).RISCCPU是克服CISC機器缺點的基礎(chǔ)上發(fā)展起來的，它具有的三個基本要素是：(1)一個有限的A.；(2)CPU配備大量的B.；(3)強調(diào)C.的優(yōu)化。.總線仲裁部件通過采用A.策略或B.策略，選擇其中一個主設(shè)備作為總線的下一次主方，接管C.O.重寫行光盤分A.和B.兩種，用戶可對這類光盤進行C.信息。.多路行DMA控制器不僅在A. 上而且在B. 上可以連接多個設(shè)備，適合于連接C.設(shè)備。.多個用戶公享主存時，系統(tǒng)應(yīng)提供A.。通常采用的方法是B.保護和C.保護，并用硬件來實現(xiàn)。.在計算機系統(tǒng)中，多個系統(tǒng)部件之間信息傳送的公共通路稱為A.o就其所傳送信息的性質(zhì)而言，在公共通路上傳送的信息包括數(shù)據(jù)、B.、C.信息。.設(shè)D為指令中的形式地址，[為基址寄存器，PC為程序計數(shù)器。若有效地址E=(PC)+D,則為A.尋址方式；若￡=(I)+D,則為B.,若為相對間接尋址方式，則有效地址為C.。.在進行浮點加減法運算時，需要完成A.、尾數(shù)求和、B.、合入處理和C.等步驟。三.應(yīng)用題(H分)設(shè)[x]?卜=Xo.X[X2…Xg求證:{0,l>x>=0 __(11分)某機字長16位，使用四片74181組成算術(shù)/邏輯運算單元，設(shè)最低位序號標(biāo)注為第。位(1)寫出第5位的進位信號C6的邏輯表達式。(2)估算產(chǎn)生C6所需的最長時間。(3)估算最長求和時間。(11分)如圖B8.1表示用快表(頁表)的虛實地址轉(zhuǎn)換條件，快表放在相聯(lián)存貯器中，其容量為8個存貯單元，問：(1)當(dāng)CPU按虛地址1去訪問主存時主存的實地址碼是多少？(2)當(dāng)CPU按虛地址2去訪問主存時主存的實地址碼是多少？(3)當(dāng)CPU按虛地址3去訪問主存時主存的實地址碼是多少？aw崗內(nèi)?042OM■區(qū)作充餌中的IC■?比,lZZHI圖B8.1（11分）圖B8.2給出了微程序控制的部分微指令序列，圖中每一框代表一條微指令。分支點a由指令寄存器Ir5,Ir6兩位決定，分支點b由條件碼標(biāo)志c決定?，F(xiàn)采用斷定方式實現(xiàn)微程序的程序控制，已知微地址寄存器長度為8位，要求：（1）設(shè)計實現(xiàn)該微指令序列的微指令字順序控制字段的格式。I A~IIRjIR.sOO%0產(chǎn)01' T-",IR?IR.=!OIRsIR(?HM1 1 畫出微地址轉(zhuǎn)移邏輯圖。圖B8.2（11分）某磁盤存貯器轉(zhuǎn)速為3000轉(zhuǎn)/分，共有4個記錄面，每亳米5道，每道記錄信息為12288字節(jié)，最小磁道直徑為230mm,共有275道。問：（1）磁盤存貯器的容量是多少？（2）最高位密度與最低位密度是多少？（3）磁盤數(shù)據(jù)傳輸率是多少？（4）平均等待時間是多少？(5)給出一個磁盤地址格式方案。(11分)畫出程序中斷方式基本接口示意圖，簡要說明Im,IR,EI,RD,BS五個觸發(fā)器的作用。習(xí)題八答案一.選擇題C 2 B 3 C 4D 5 C6 D 7 A 8 C 9B 10 C二.填空題I.A.簡單指令系統(tǒng) B.通用寄存器C.指令流水線.A.優(yōu)先級B.公平 C.總線控制權(quán).A.磁光盤B.相變盤C.隨機寫入、擦除或重寫.A.物理B.邏輯上 C.慢速.A.存儲保護B.存儲區(qū)域 C.訪問方式.A.總線 B.地址C.控制.A.相對 B.基值C.E=((PC)+D).A.對階 B.結(jié)果規(guī)格化 C.溢出處理三.應(yīng)用題.證明：當(dāng)l>x20時，即x為正小數(shù)，則1>[x]樸二x20因為正數(shù)的補碼等于正數(shù)本身，所以1>X（）.X|X2…Xn20,X0=0當(dāng)1>X>-1時，即X為負小數(shù)，根據(jù)補碼定義有：2>［x］補=2+x>l（mod2）即2>X（）.X］X2…xQ1,xn=1所以正數(shù)：符號位xo=O負數(shù)：符號位x0=l{若1>x20,x（）=0,貝ij［x］撲=2x0+x=x若?1<x<0,x（）=1,則［x］補=2x0+x=2+x{0J>x>=0,1,0>x>-1.解：(1)組成最低四位的74181進位輸出為：Q=C?m=G+PC?=G+PCo,Co為向第0位進位。其中，G=ya+y?X3+yix?X3+yoXiXzX：*P=X0X1X2X3所以，Cs=yi+xiC1Ce=ys+xsCs=y$+xsy*+(2)設(shè)標(biāo)準(zhǔn)門延遲時間為T,“與或非”門延遲時間為1.5T,則進位信號C。由最低位傳至Ce需經(jīng)一個反向器、兩極“與或非”門，故產(chǎn)生Cs的最長延遲時間為：T+2X1.5T=4T(3)最長求和時間應(yīng)從施加操作數(shù)到ALU算起：第一片74181有3級“與或非”門(產(chǎn)生控制參數(shù)x。，y?和C?h),第二、三片74181共2級反向器和2級“與或非”門(進位鏈)，第四片7181求和邏輯(1級與或非門和1級半加器，設(shè)其延遲時間為3T),故總的加法時間為：to=3X1.5T+2T+2X1.5T+1.5T+3T=14T.解：(1)用虛擬地址為1的頁號15作為快表檢索項，查得頁號為15的頁在主存中

的起始地址為80000,故將80000與虛擬地址中的頁內(nèi)地址碼0324相加，求得主存實地址碼為80324。主存實地址碼=96000+0128=96128虛擬地址3的頁號為48,當(dāng)用48作檢索項在快表中檢索時，沒有檢索到頁號為48的頁面，此時操作系統(tǒng)暫停用戶作業(yè)程序的執(zhí)行，轉(zhuǎn)去執(zhí)行查頁表程序。如該頁面在主存中，則將該頁號及該頁在主存中的起始地址寫入主存；如該頁面不存在，則操作系統(tǒng)耍將該頁面從外存調(diào)入主存，然后將頁號及其在主存中的起始地址寫入快表。.解(1)已知微地址寄存器長度為8位，故推知控存容量為256單元。所給條件中微程序有兩處分支轉(zhuǎn)移。如不考慮他分支轉(zhuǎn)移，則需要判別測試位P,P2(直接控制)，故順序控制字段共10位，其格式如下,A表示微地址寄存器：Pl P2A1A…Ah判別字段下地址字段(2)轉(zhuǎn)移邏輯表達式如下：As=Pi,IRe?TiA7=Pi?IR5?TiA6=P2?Co?Ti其中Ti為節(jié)拍脈沖信號。在Pi條件下，當(dāng)1%=1時，/脈沖到來時微地址寄存器的第8位As將置從而將該位由“0"修改為"I".如果IRe=0,則As的"0”狀態(tài)保持不變，At,Am的修改也類似。根據(jù)轉(zhuǎn)移邏輯表達式，很容易畫出轉(zhuǎn)移邏輯電路圖，可用觸發(fā)器強制端實現(xiàn)。.解：(1)每道記錄信息容量=12288字節(jié)每個記錄面信息容量=275X12288字節(jié)共有4個記錄面，所以磁盤存儲器總?cè)萘繛椋?X275X12288字節(jié)=13516800字節(jié)(2)最高位密度》按最小磁道半徑R計算(Ri=115mm)：Di=12288字節(jié)/2nR=17字節(jié)/mm最低位密度D2按最大磁道半徑R?計算：R==Ri+(2754-5)=115+55=170mmD2=12288字節(jié)/2nR2=11.5字節(jié)/mm(3)磁盤傳輸率C=r?Nr=3000/60=50周/秒N=12288字節(jié)(信道信息容量)C=r?N=50X12288=614400字節(jié)/秒(4)平均等待時間=l/2r=1/(2X50)=10毫秒(5)磁盤存貯器假定只有一臺，所以可不考慮臺號地址。有4個記錄面，每個記錄面有275個磁道。假定每個扇區(qū)記錄1024個字節(jié)，則需要12288+1024字節(jié)=12個扇區(qū)。由此可得如下地址格式：14柱面(磁道)號盤面(磁頭)號扇區(qū)號614柱面(磁道)號盤面(磁頭)號扇區(qū)號65 4 3圖B8.36.解:五個觸發(fā)器的作用：中斷屏蔽觸發(fā)器（Im）：CPU是否受理中斷或批準(zhǔn)中斷的標(biāo)志。Im標(biāo)志為“0”時，CPU可受理外界中斷請求。中斷請求觸發(fā)器（IR）：暫存中斷請求線上由設(shè)備發(fā)出的中斷請求信號，IR標(biāo)志為“1”時，表示設(shè)備發(fā)出了中斷請求。允許中斷觸發(fā)器（EI）：用程序指令來置位，控制是否允許某設(shè)備發(fā)出中斷請求。IE為“1”時，某設(shè)備可以向CPU發(fā)出請求。準(zhǔn)備就緒的標(biāo)志（RD）：一旦設(shè)備做好一次數(shù)據(jù)的接收或發(fā)送，便發(fā)出一個設(shè)備動作完畢信號，使RS標(biāo)志為“1”。工作觸發(fā)器（BS）：設(shè)備“忙”的標(biāo)志。BS=1,表示啟動設(shè)備工作。習(xí)題九一.選擇題（每小題I分，共10分）.八位微型計算機中乘除法大多數(shù)用實現(xiàn)。A軟件B硬件C固件 D專用片子.在機器數(shù)中，零的表示是唯一的。A原碼B補碼C移碼D反碼.某SRAM芯片，其容量為512X8位，除電源和