ALU實(shí)驗(yàn)報(bào)告模版

算術(shù)規(guī)律單元試驗(yàn)報(bào)告一、試驗(yàn)?zāi)康?、把握運(yùn)算器的工作原理。2、驗(yàn)證運(yùn)算器的功能。二、試驗(yàn)原理規(guī)律異或和規(guī)律非操作。ALU通常有兩個(gè)數(shù)據(jù)輸入端A和B，一個(gè)數(shù)據(jù)輸出端Y以及標(biāo)志位等。三、試驗(yàn)要求1、試驗(yàn)設(shè)計(jì)目標(biāo)設(shè)計(jì)一個(gè)16位算術(shù)規(guī)律單元，滿足以下要求。11非和傳送。用3位運(yùn)算操作碼OP[2..0]進(jìn)展運(yùn)算，把握方式如下表所示。OP[2..0]運(yùn)算Z和C的影響000result←A+BZ和C001result←A+1Z和C010result←A-BZ和C011result←A-1Z和C100result←AandB影響標(biāo)志位Z101result←AorB影響標(biāo)志位Z110result←notB影響標(biāo)志位Z111result←BZ和C設(shè)立兩個(gè)標(biāo)志存放器Z和C。當(dāng)復(fù)位信號(hào)reset為低電尋常，將這兩個(gè)標(biāo)志存放器清零。當(dāng)運(yùn)算完畢后，在時(shí)鐘clk的上升沿轉(zhuǎn)變標(biāo)志存放器Z和C的值。運(yùn)Z、C不變。因此在運(yùn)算完畢Z、C需要兩個(gè)D觸發(fā)器保存。為了保存操作數(shù)A和B，設(shè)計(jì)兩個(gè)16位存放器A和B。當(dāng)存放器選擇信號(hào)升沿將數(shù)據(jù)輸入dinput送入B存放器。算術(shù)規(guī)律單元用一個(gè)設(shè)計(jì)實(shí)體完成。頂層設(shè)計(jì)實(shí)體的引腳要求clk對(duì)應(yīng)試驗(yàn)臺(tái)上的時(shí)鐘〔單脈沖〕。reset對(duì)應(yīng)試驗(yàn)臺(tái)上的CPU復(fù)位信號(hào)CPU-RST。數(shù)據(jù)輸入dinput對(duì)應(yīng)試驗(yàn)臺(tái)開(kāi)關(guān)SD15~SD0。允許寫信號(hào)write對(duì)應(yīng)試驗(yàn)臺(tái)開(kāi)關(guān)SA5.OP[2..0]對(duì)應(yīng)試驗(yàn)臺(tái)開(kāi)關(guān)SA2~SA0.存放器選擇信號(hào)sel對(duì)應(yīng)試驗(yàn)臺(tái)開(kāi)關(guān)SA4.〔7〕16為運(yùn)算結(jié)果result對(duì)應(yīng)試驗(yàn)臺(tái)上的指示燈A15~A0.〔8〕Z、C標(biāo)志位對(duì)應(yīng)試驗(yàn)臺(tái)上的Z、C指示燈。1FPGA-CPU獨(dú)立調(diào)試模式。、FDSEL=0。使用試驗(yàn)臺(tái)上的單脈沖，即STEP_CLK短路子短接，短路子RUN_CLK斷開(kāi)。2、將設(shè)計(jì)在QuartusⅡ下輸入，編譯后下載到TEC-CA上的FPGA中。3、對(duì)第1組數(shù)據(jù)進(jìn)展8種運(yùn)算，A為0xAAAA，B為0x55554、對(duì)第2組數(shù)據(jù)進(jìn)展8種運(yùn)算，A為0xFFFF，B為0x000053組數(shù)據(jù)進(jìn)展8種運(yùn)算，A為0x0000，B為0xFFFF6、對(duì)第4組數(shù)據(jù)進(jìn)展8種運(yùn)算，A為0x8950，B為0x98637、依據(jù)4組數(shù)據(jù)運(yùn)算結(jié)果，連同標(biāo)志位的狀態(tài)填寫下表：算術(shù)規(guī)律單元試驗(yàn)運(yùn)算類型OP運(yùn)算類型OP結(jié)果rezult運(yùn)算前運(yùn)算后運(yùn)算前運(yùn)算后result<-A+B000oxFFFF0000result<-A+1001oxAAAB0000result<-A-B010ox55550000result<-A-1011oxAAA90000result<-AandB100ox00000001result<-AorB101oxFFFF0010result<-notB110oxAAAA0000result<-B111ox55550000result<-A+B000oxFFFF0000result<-A+1001ox00000101result<-A-B010oxFFFF1010result<-A-1011oxFFFE0000result<-AandB100ox00000001result<-AorB101oxFFFF0010result<-notB110oxFFFF0000result<-B111ox00000000result<-A+B000oxFFFF0000result<-A+1001ox00010000result<-A-B010ox00010100result<-A-1011oxFFFF1100result<-AandB100ox00001101result<-AorB101oxFFFF1110result<-notB110ox00001101result<-B111oxFFFF1111result<-A+B000ox21B30100result<-A+1001ox89511000result<-A-B010oxF0ED0100數(shù)據(jù)

運(yùn)算 標(biāo)志C 標(biāo)志Z第1組數(shù)據(jù)A=0xAAAAB=0x5555第2組數(shù)據(jù)A=0xFFFFB=0x0000第3組數(shù)據(jù)A=0x0000B=0xFFFF第4組數(shù)據(jù)A=0x8950B=0x9863result<-A-1011ox894F1000result<-AandB100ox88400000result<-AorB101ox99730000result<-notB110ox679C0000result<-B111ox98630000五、試驗(yàn)體會(huì)在算術(shù)規(guī)律運(yùn)算中，由于涉及到標(biāo)志位的顯示，故在16位的操作數(shù)狀況下，運(yùn)算結(jié)果的臨時(shí)存放器要有1716位操作數(shù)在計(jì)算時(shí)也要擴(kuò)大為17rt<=(”0”&A)op(”0”&B)的形式。進(jìn)程間并行運(yùn)行，這就涉及到輸出結(jié)果result何時(shí)、怎樣獲得有效值。起初我把resultrt的值并不resultrresullibraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityALUisport(op:instd_logic_vector(2downto0);dinput:instd_logic_vector(15downto0);result:bufferstd_logic_vector(15downto0);clk,Wr,sel:instd_logic;Z,C:outstd_logic);endentity;architecturertlofALUissignalrt:std_logic_vector(16downto0);signalA,B:std_logic_vector(15downto0);beginprocess(A,B,op)begincaseopiswhen“000“=>rt<=(”0”&A)+(”0”&B);when“001“=>rt<=(”0”&A)+”1”;when“010“=>rt<=(”0”&A)-(”0”&B);when“011“=>rt<=(”0”&A)-”1”;when“100“=>rt<=(”0”&A)and(”0”&B);when“101“=>rt<=(”0”&A)or(”0”&B);when“110“=>rt<=not(”0”&B);when“111“=>rt<=(”0”&B);whenothers=>rt<=(x“0000“)&”0”;endcase;endprocess;process(rt)beginresult<=rt(15downto0);endprocess;process(clk)beginif(clk”eventandclk=”1”)thencaseopiswhen“000“=>C<=rt(16);when“001“=>C<=rt(16);when“010“=>C<=rt(16);when“011“=>C<=rt(16);-- when“100“=>rt<=AandB;-- when“101“=>rt<=AorB;-- when“110“=>rt<=notB;-- when“000“=>whenothers=>C<=”0”;endcase;if(result=x“0000“)thenZ<=”1”;elseZ<=”0”;endif;endif;endprocess;pr