計算機系統(tǒng)結構課件

計算機系統(tǒng)結構

計算機系統(tǒng)結構Motorola公司的MC88110：

10個操作部件

兩個寄存器堆：整數(shù)部件通用寄存器堆，32個32位寄存器；浮點部件擴展寄存器堆，32個80位寄存器。每個寄存器堆有8個端口，分別與8條內(nèi)部總線相連接，有一個緩沖深度為4的先行讀數(shù)棧和一個緩沖深度為3的后行寫數(shù)棧。

兩個獨立的高速Cache中，各為8KB，采用兩路組相聯(lián)方式，

轉移目標指令Cache，在有兩路分支時，存放其中一路分支上的指令Motorola公司的MC88110：

10個操作部件

整數(shù)

部件整數(shù)

部件位

操作浮點加乘法

部件除法

部件圖形

部件圖形

部件內(nèi)部總線讀數(shù)存

數(shù)部件通用寄

存器堆擴展寄

存器堆目標

指令指令分配

轉移部件數(shù)據(jù)Cache(8KB)指令Cache(8KB)系統(tǒng)總線32位地址總線32位數(shù)據(jù)總線超標量處理機MC88110的結構整數(shù)

部件整數(shù)

部件位

操作浮點乘法

部件除法

部件圖形

部5.3.2單發(fā)射與多發(fā)射單發(fā)射處理機：

每個周期只取一條指令、只譯碼一條指令，只執(zhí)行一條指令，只寫回一個運算結果

取指部件和譯碼部件各設置一套

可以只設置一個多功能操作部件，也可以設置多個獨立的操作部件

操作部件中可以采用流水線結構，也可以不采用流水線結構

設計目標是每個時鐘周期平均執(zhí)行一條指令，ILP的期望值15.3.2單發(fā)射與多發(fā)射IF時鐘

周期指令I1I2I3IDEXWRIFIDEXWRIFIDEXWR123456單發(fā)射處理機的指令流水線時空圖IF時鐘

周期指令I1I2I3IDEXWRIFIDEXWRIIFIDFA1FA2FA3MD1MD2MD3ALLS浮點加法部件乘除法部件定點ALU部件取數(shù)存數(shù)部件WR來自指

令Cache通用寄存器后行寫數(shù)棧IFIDFA1FA2FA3MD1MD2MD3ALLS浮點加法多發(fā)射處理機：

每個周期同時取多條指令、同時譯碼多條指令，同時執(zhí)行多條指令，同時寫回多個運算結果

需要多個取指令部件，多個指令譯碼部件和多個寫結果部件

設置多個指令執(zhí)行部件，復雜的指令執(zhí)行部件一般采用流水線結構

設計目標是每個時鐘周期平均執(zhí)行多條指令，ILP的期望值大于1多發(fā)射處理機：

每個周期同時取多條指令、同時譯碼多條指令，IF時鐘

周期指令I1I2I3IDEXWR123456多發(fā)射處理機的指令流水線時空圖I4I5I6IFIDEXWRI7I8I9IFIDEXWRIFIDEXWRIFIDEXWRIFIDEXWRIFIDEXWRIFIDEXWRIFIDEXWRIF時鐘

周期指令I1I2I3IDEXWR123456多發(fā)射IFIDFA1FA2FA3MD1MD2MD3ALLS浮點加法部件乘除法部件定點ALU部件取數(shù)存數(shù)部件WRIFIDWRIFIDFA1FA2FA3MD1MD2MD3ALLS浮點加法超標量處理機：

一個時鐘周期內(nèi)能夠同時發(fā)射多條指令的處理機稱為超標量處理機

必須有兩條或兩條以上能夠同時工作的指令流水線先行指令窗口：

能夠從指令Cache中預取多條指令

能夠對窗口內(nèi)的指令進行數(shù)據(jù)相關性分析和功能部件沖突的檢測

窗口的大小：一般為2至8條指令

采用目前的指令調(diào)度技術，每個周期發(fā)射2至4條指令比較合理超標量處理機：

一個時鐘周期內(nèi)能夠同時發(fā)射多條指令的處理機例如：

Intel公司的i860、i960、Pentium處理機，Motolora公司的MC88110處理機，IBM公司的Power6000處理機等每個周期都發(fā)射兩條指令

TI公司生產(chǎn)的SuperSPARC處理機以及Intel的PentiumIII處理機等每個周期發(fā)射三條指令

操作部件的個數(shù)多于每個周期發(fā)射的指令條數(shù)。4個至16個操作部件

超標量處理機的指令級并行度：1＜ILP＜m；m為每個周期發(fā)射的指令條數(shù)。例如：

Intel公司的i860、i960、PentiumIFIDFA1FA2FA3MD1MD2MD3ALLS浮點加法部件乘除法部件定點ALU部件取數(shù)存數(shù)部件WRIFIDWRIFID先行指

令窗口IFIDFA1FA2FA3MD1MD2MD3ALLS浮點加法第五章標量處理機5.1先行控制技術5.2流水線技術5.3超標量處理機5.4超流水線處理機5.5超標量超流水線處理機第五章標量處理機5.1先行控制技術5.4超流水線處理機兩種定義：

一個周期內(nèi)能夠分時發(fā)射多條指令的處理機稱為超流水線處理機

指令流水線有8個或更多功能段的流水線處理機稱為超流水線處理機提高處理機性能的不同方法：

超標量處理機是通過增加硬件資源為代價來換取處理機性能的

超流水線處理機則通過各硬件部件充分重疊工作來提高處理機性能5.4超流水線處理機兩種不同并行性：

超標量處理機采用的是空間并行性

超流水線處理機采用的是時間并行性兩種不同并行性：

超標量處理機采用的是空間并行性

超流水線處5.4.1指令執(zhí)行時序每隔1/n個時鐘周期發(fā)射一條指令，流水線周期為1/n個時鐘周期在超標量處理機中，流水線的有些功能段還可以進一步細分例如：ID功能段可以再細分為譯碼、讀第一操作數(shù)和讀第二操作數(shù)三個流水段。也有些功能段不能再細分，如WR功能段一般不再細分。因此有超流水線的另外一種定義：有8個或8個以上流水段的處理機稱為超流水線處理機5.4.1指令執(zhí)行時序IF時鐘

周期指令I1I2I3IDEXWR123456每個時鐘周期分時發(fā)送3條指令的超流水線I4I5I6IFIDEXWRI7I8I9IFIDEXWRIFIDEXWRIFIDEXWRIFIDEXWRIFIDEXWRIFIDEXWRIFIDEXWRIF時鐘

周期指令I1I2I3IDEXWR123456每個時5.4.2典型處理機結構MIPSR4000處理機每個時鐘周期包含兩個流水段，是一種很標準的超流水線處理機結構。指令流水線有8個流水段有兩個Cache，指令Cache和數(shù)據(jù)Cache的容量各8KB，每個時鐘周期可以訪問Cache兩次，因此在一個時鐘周期內(nèi)可以從指令Cache中讀出兩條指令，從數(shù)據(jù)Cache中讀出或寫入兩個數(shù)據(jù)。主要運算部件有整數(shù)部件和浮點部件5.4.2典型處理機結構計算機系統(tǒng)結構課件指令CacheMIPSR4000處理機的流水線操作IF：取第一條指令 IS：取第二條指令

RF：讀寄存器堆，指令譯碼

EX：執(zhí)行指令 DF：取第一個數(shù)據(jù)

DS：取第二個數(shù)據(jù) TC：數(shù)據(jù)標志

校驗；WB：寫回結果指令

譯碼讀寄

存器堆ALU數(shù)據(jù)Cache標志檢驗寄存器堆IFISRFEXDFDSWBTC指令MIPSR4000處理機的流水線操作IF：取第一條指令IF流水線周期當前CPU周期ISRFEXDFDSTCWBIFISRFEXDFDSTCWBIFISRFEXDFDSTCWBIFISRFEXDFDSTCWBIFISRFEXDFDSTCWBIFISRFEXDFDSTCWBIFISRFEXDFDSTCWBIFISRFEXDFDSTCWB主時

鐘

周期MIPSR4000正常指令流水線工作時序IF流水線周期當前CPU周期ISRFEXDFDSTCWBIF如果在LOAD指令之后的兩條指令中，任何一條指令要在它的EX流水級使用這個數(shù)據(jù)，則指令流水線要暫停一個時鐘周期

采用順序發(fā)射方式如果在LOAD指令之后的兩條指令中，任何一條指令要在它的EX暫停IFISRFEXDFDSTCWBMIPSR4000正常指令流水線工作時序ISRFEXDFDSTCWBRFEXDFDSTCWBEXDFDSTCWBEXDFDSTCWBDFDSTCWBIFISRFI1I2I3I4I5I6運行運行Load指令使用Load數(shù)據(jù)暫停IFISRFEXDFDSTCWBMIPSR4000正常5.4.3超流水線處理機性能指令級并行度為(1,n)的超流水線處理機，執(zhí)行N條指令所的時間為：超流水線處理機相對于單流水線普通標量處理機的加速比為：5.4.3超流水線處理機性能即：

超流水線處理機的加速比的最大值為：S(1,n)MAX=n即：

第五章標量處理機5.1先行控制技術5.2流水線技術5.3超標量處理機5.4超流水線處理機5.5超標量超流水線處理機第五章標量處理機5.1先行控制技術5.5超標量超流水線處理機

把超標量與超流水線技術結合在一起，就成為超標量超流水線處理機

5.5.1指令執(zhí)行時序5.5.2典型處理機結構5.5.3超標量超流水線處理機性能5.5.4三種指令級并行性處理機性能比較5.5超標量超流水線處理機5.5.1指令執(zhí)行時序

超標量超流水線處理機在一個時鐘周期內(nèi)分時發(fā)射指令n次，每次同時發(fā)射指令m條，每個時鐘周期總共發(fā)射指令mn條。5.5.1指令執(zhí)行時序IF時鐘周期指令I1I2I3IDEXWR12345I4I5I6I7I8I9IFIDEXWRIFIDEXWRIFIDEXWRIFIDEXWRIFIDEXWRIFIDEXWRIFIDEXWRIFIDEXWRIFIDEXWRIFIDEXWRIFIDEXWRI10I11I12每時鐘周期發(fā)射3次,每次3條指令IF時鐘周期指令I1I2I3IDEXWR12345I4I5I5.5.2典型處理機結構DEC公司的Alpha處理機采用超標量超流水線結構。主要由四個功能部件和兩個Cache組成：整數(shù)部件EBOX、浮點部件FBOX、地址部件ABOX和中央控制部件IBOX。中央控制部件IBOX可以同時從指令Cache中讀入兩條指令，同時對讀入的兩條指令進行譯碼，并且對這兩條指令作資源沖突檢測，進行數(shù)據(jù)相關性和控制相關性分析。如果資源和相5.5.2典型處理機結構 關性允許，IBOX就把兩條指令同時發(fā)射給EBOX、ABOX和FBOX三個指令執(zhí)行部件中的兩個。指令流水線采用順序發(fā)射亂序完成的控制方式。在指令Cache中有一個轉移歷史表，實現(xiàn)條件轉移的動態(tài)預測。在EBOX內(nèi)還有多條專用數(shù)據(jù)通路，可以把運算結果直接送到執(zhí)行部件。Alpha21064處理機共有三條指令流水線

整數(shù)操作流水線和訪問存儲器流水線分為7個流水段，其中，取指令和分 關性允許，IBOX就把兩條指令同時發(fā)射給EBOX、ABOX 析指令為4個流水段，運算2個流水段，寫結果1個流水段。浮點操作流水線分為10個流水段，其中，浮點執(zhí)行部件FBOX的延遲時間為6個流水段。所有指令執(zhí)行部件EBOX、IBOX、ABOX和FBOX中都設置由專用數(shù)據(jù)通路。 析指令為4個流水段，運算2個流水段，寫結果1個流水段。浮點計算機系統(tǒng)結構課件 析指令為4個流水段，運算2個流水段，寫結果1個流水段。浮點操作流水線分為10個流水段，其中，浮點執(zhí)行部件FBOX的延遲時間為6個流水段。所有指令執(zhí)行部件EBOX、IBOX、ABOX和FBOX中都設置由專用數(shù)據(jù)通路。Alpha21064處理機的三條指令流水線的平均段數(shù)為8段，每個時鐘周期發(fā)射兩條指令。因此，Alpha21064處理機是超標量超流水線處理機。 析指令為4個流水段，運算2個流水段，寫結果1個流水段。浮點SWAPIF 取值

SWAP 交換雙發(fā)射指令、轉移預測I0

指令譯碼

I1

訪問通用寄存器堆，發(fā)射校驗A1

計算周期1，IBOX計算新的PC值A2

計算周期2，查指令快表WR

寫整數(shù)寄存器堆，指令Cache命中檢測17個流水段的整數(shù)操作流水線IFI0I1A0A1WR234560SWAPIF 取值

SWAP 交換雙發(fā)射指令、轉移預測17個SWAPIF 取值

SWAP 交換雙發(fā)射指令、轉移預測I0

指令譯碼

I1

訪問通用寄存器堆，發(fā)射校驗AC ABOX計算有效數(shù)據(jù)地址TB

查數(shù)據(jù)快表HM

寫讀數(shù)緩沖棧，數(shù)據(jù)Cache命中/

不命中檢測17個流水段的訪問存儲器流水線IFI0I1ACTBHM234560SWAPIF 取值

SWAP 交換雙發(fā)射指令、轉移預測17個SWAPIF 取值

SWAP 交換雙發(fā)射指令、轉移預測I0

指令譯碼

I1

訪問通用寄存器堆，發(fā)射校驗F1-F5

浮點計算流水線FWR

寫回浮點寄存器堆110個流水段的浮點操作流水線IFI0I1F1F2FWR234560F3F4F5789SWAPIF 取值

SWAP 交換雙發(fā)射指令、轉移預測1105.5.3超標量超流水線處理機性能指令級并行度為(m,n)的超標量超流水線處理機，連續(xù)執(zhí)行N條指令所需要的時間為：

超標量超流水線處理機相對于單流水線標量處理機的加速比為：5.5.3超標量超流水線處理機性能在理想情況下，超標量超流水線處理機加速比的最大值為：S(m,n)MAX＝mn計算機系統(tǒng)結構課件本章重點1、指令的重疊執(zhí)行方式及時空圖表示方法2、線性流水線的性能分析及計算3、超標量處理機的指令執(zhí)行時序及性能4、超流水線處理機的指令執(zhí)行時序及性能5、超標量超流水線處理機的指令執(zhí)行時序及性能本章重點練習題： 5.2 5.65.7 5.8 5.15練習題：計算機系統(tǒng)結構

計算機系統(tǒng)結構Motorola公司的MC88110：

10個操作部件

兩個寄存器堆：整數(shù)部件通用寄存器堆，32個32位寄存器；浮點部件擴展寄存器堆，32個80位寄存器。每個寄存器堆有8個端口，分別與8條內(nèi)部總線相連接，有一個緩沖深度為4的先行讀數(shù)棧和一個緩沖深度為3的后行寫數(shù)棧。

兩個獨立的高速Cache中，各為8KB，采用兩路組相聯(lián)方式，

轉移目標指令Cache，在有兩路分支時，存放其中一路分支上的指令Motorola公司的MC88110：

10個操作部件

整數(shù)

部件整數(shù)

部件位

操作浮點加乘法

部件除法

部件圖形

部件圖形

部件內(nèi)部總線讀數(shù)存

數(shù)部件通用寄

存器堆擴展寄

存器堆目標

指令指令分配

轉移部件數(shù)據(jù)Cache(8KB)指令Cache(8KB)系統(tǒng)總線32位地址總線32位數(shù)據(jù)總線超標量處理機MC88110的結構整數(shù)

部件整數(shù)

部件位

操作浮點乘法

部件除法

部件圖形

部5.3.2單發(fā)射與多發(fā)射單發(fā)射處理機：

每個周期只取一條指令、只譯碼一條指令，只執(zhí)行一條指令，只寫回一個運算結果

取指部件和譯碼部件各設置一套

可以只設置一個多功能操作部件，也可以設置多個獨立的操作部件

操作部件中可以采用流水線結構，也可以不采用流水線結構

設計目標是每個時鐘周期平均執(zhí)行一條指令，ILP的期望值15.3.2單發(fā)射與多發(fā)射IF時鐘

周期指令I1I2I3IDEXWRIFIDEXWRIFIDEXWR123456單發(fā)射處理機的指令流水線時空圖IF時鐘

周期指令I1I2I3IDEXWRIFIDEXWRIIFIDFA1FA2FA3MD1MD2MD3ALLS浮點加法部件乘除法部件定點ALU部件取數(shù)存數(shù)部件WR來自指

令Cache通用寄存器后行寫數(shù)棧IFIDFA1FA2FA3MD1MD2MD3ALLS浮點加法多發(fā)射處理機：

每個周期同時取多條指令、同時譯碼多條指令，同時執(zhí)行多條指令，同時寫回多個運算結果

需要多個取指令部件，多個指令譯碼部件和多個寫結果部件

設置多個指令執(zhí)行部件，復雜的指令執(zhí)行部件一般采用流水線結構

設計目標是每個時鐘周期平均執(zhí)行多條指令，ILP的期望值大于1多發(fā)射處理機：

每個周期同時取多條指令、同時譯碼多條指令，IF時鐘

周期指令I1I2I3IDEXWR123456多發(fā)射處理機的指令流水線時空圖I4I5I6IFIDEXWRI7I8I9IFIDEXWRIFIDEXWRIFIDEXWRIFIDEXWRIFIDEXWRIFIDEXWRIFIDEXWRIF時鐘

周期指令I1I2I3IDEXWR123456多發(fā)射IFIDFA1FA2FA3MD1MD2MD3ALLS浮點加法部件乘除法部件定點ALU部件取數(shù)存數(shù)部件WRIFIDWRIFIDFA1FA2FA3MD1MD2MD3ALLS浮點加法超標量處理機：

一個時鐘周期內(nèi)能夠同時發(fā)射多條指令的處理機稱為超標量處理機

必須有兩條或兩條以上能夠同時工作的指令流水線先行指令窗口：

能夠從指令Cache中預取多條指令

能夠對窗口內(nèi)的指令進行數(shù)據(jù)相關性分析和功能部件沖突的檢測

窗口的大小：一般為2至8條指令

采用目前的指令調(diào)度技術，每個周期發(fā)射2至4條指令比較合理超標量處理機：

一個時鐘周期內(nèi)能夠同時發(fā)射多條指令的處理機例如：

Intel公司的i860、i960、Pentium處理機，Motolora公司的MC88110處理機，IBM公司的Power6000處理機等每個周期都發(fā)射兩條指令

TI公司生產(chǎn)的SuperSPARC處理機以及Intel的PentiumIII處理機等每個周期發(fā)射三條指令

操作部件的個數(shù)多于每個周期發(fā)射的指令條數(shù)。4個至16個操作部件

超標量處理機的指令級并行度：1＜ILP＜m；m為每個周期發(fā)射的指令條數(shù)。例如：

Intel公司的i860、i960、PentiumIFIDFA1FA2FA3MD1MD2MD3ALLS浮點加法部件乘除法部件定點ALU部件取數(shù)存數(shù)部件WRIFIDWRIFID先行指

令窗口IFIDFA1FA2FA3MD1MD2MD3ALLS浮點加法第五章標量處理機5.1先行控制技術5.2流水線技術5.3超標量處理機5.4超流水線處理機5.5超標量超流水線處理機第五章標量處理機5.1先行控制技術5.4超流水線處理機兩種定義：

一個周期內(nèi)能夠分時發(fā)射多條指令的處理機稱為超流水線處理機

指令流水線有8個或更多功能段的流水線處理機稱為超流水線處理機提高處理機性能的不同方法：

超標量處理機是通過增加硬件資源為代價來換取處理機性能的

超流水線處理機則通過各硬件部件充分重疊工作來提高處理機性能5.4超流水線處理機兩種不同并行性：

超標量處理機采用的是空間并行性

超流水線處理機采用的是時間并行性兩種不同并行性：

超標量處理機采用的是空間并行性

超流水線處5.4.1指令執(zhí)行時序每隔1/n個時鐘周期發(fā)射一條指令，流水線周期為1/n個時鐘周期在超標量處理機中，流水線的有些功能段還可以進一步細分例如：ID功能段可以再細分為譯碼、讀第一操作數(shù)和讀第二操作數(shù)三個流水段。也有些功能段不能再細分，如WR功能段一般不再細分。因此有超流水線的另外一種定義：有8個或8個以上流水段的處理機稱為超流水線處理機5.4.1指令執(zhí)行時序IF時鐘

周期指令I1I2I3IDEXWR123456每個時鐘周期分時發(fā)送3條指令的超流水線I4I5I6IFIDEXWRI7I8I9IFIDEXWRIFIDEXWRIFIDEXWRIFIDEXWRIFIDEXWRIFIDEXWRIFIDEXWRIF時鐘

周期指令I1I2I3IDEXWR123456每個時5.4.2典型處理機結構MIPSR4000處理機每個時鐘周期包含兩個流水段，是一種很標準的超流水線處理機結構。指令流水線有8個流水段有兩個Cache，指令Cache和數(shù)據(jù)Cache的容量各8KB，每個時鐘周期可以訪問Cache兩次，因此在一個時鐘周期內(nèi)可以從指令Cache中讀出兩條指令，從數(shù)據(jù)Cache中讀出或寫入兩個數(shù)據(jù)。主要運算部件有整數(shù)部件和浮點部件5.4.2典型處理機結構計算機系統(tǒng)結構課件指令CacheMIPSR4000處理機的流水線操作IF：取第一條指令 IS：取第二條指令

RF：讀寄存器堆，指令譯碼

EX：執(zhí)行指令 DF：取第一個數(shù)據(jù)

DS：取第二個數(shù)據(jù) TC：數(shù)據(jù)標志

校驗；WB：寫回結果指令

譯碼讀寄

存器堆ALU數(shù)據(jù)Cache標志檢驗寄存器堆IFISRFEXDFDSWBTC指令MIPSR4000處理機的流水線操作IF：取第一條指令IF流水線周期當前CPU周期ISRFEXDFDSTCWBIFISRFEXDFDSTCWBIFISRFEXDFDSTCWBIFISRFEXDFDSTCWBIFISRFEXDFDSTCWBIFISRFEXDFDSTCWBIFISRFEXDFDSTCWBIFISRFEXDFDSTCWB主時

鐘

周期MIPSR4000正常指令流水線工作時序IF流水線周期當前CPU周期ISRFEXDFDSTCWBIF如果在LOAD指令之后的兩條指令中，任何一條指令要在它的EX流水級使用這個數(shù)據(jù)，則指令流水線要暫停一個時鐘周期

采用順序發(fā)射方式如果在LOAD指令之后的兩條指令中，任何一條指令要在它的EX暫停IFISRFEXDFDSTCWBMIPSR4000正常指令流水線工作時序ISRFEXDFDSTCWBRFEXDFDSTCWBEXDFDSTCWBEXDFDSTCWBDFDSTCWBIFISRFI1I2I3I4I5I6運行運行Load指令使用Load數(shù)據(jù)暫停IFISRFEXDFDSTCWBMIPSR4000正常5.4.3超流水線處理機性能指令級并行度為(1,n)的超流水線處理機，執(zhí)行N條指令所的時間為：超流水線處理機相對于單流水線普通標量處理機的加速比為：5.4.3超流水線處理機性能即：

超流水線處理機的加速比的最大值為：S(1,n)MAX=n即：

第五章標量處理機5.1先行控制技術5.2流水線技術5.3超標量處理機5.4超流水線處理機5.5超標量超流水線處理機第五章標量處理機5.1先行控制技術5.5超標量超流水線處理機

把超標量與超流水線技術結合在一起，就成為超標量超流水線處理機

5.5.1指令執(zhí)行時序5.5.2典型處理機結構5.5.3超標量超流水線處理機性能5.5.4三種指令級并行性處理機性能比較5.5超標量超流水線處理機5.5.1指令執(zhí)行時序

超標量超流水線處理機在一個時鐘周期內(nèi)分時發(fā)射指令n次，每次同時發(fā)射指令m條，每個時鐘周期總共發(fā)射指令mn條。5.5.1指令執(zhí)行時序IF時鐘周期指令I1I2I3IDEXWR12345I4I5I6I7I8I9IFIDEXWRIFIDEXWRIFIDEXWRIFIDEXWRIFIDEXWRIFIDEXWRIFIDEXWRIFIDEXWRIFIDEXWRIFIDEXWRIFIDEXWRI10I11I12每時鐘周期發(fā)射3次,每次3條指令IF時鐘周期指令I1I2I3IDEXWR12345I4I5I5.5.2典型處理機結構DEC公司的Alpha處理機采用超標量超流水線結構。主要由四個功能部件和兩個Cache組成：整數(shù)部件EBOX、浮點部件FBOX、地址部件ABOX和中央控制部件IBOX。中央控制部件IBOX可以同時從指令Cache中讀入兩條指令，同時對讀入的兩條指令進行譯碼，并且對這兩條指令作資源沖突檢測，進行數(shù)據(jù)相關性和控制相關性分析。如果資源和相5.5.2典型處理機結構 關性允許，IBOX就把兩條指令同時發(fā)射給EBOX、ABOX和FBOX三個指令執(zhí)行部件中的兩個。指令流水線采用順序發(fā)射亂序完成的控制方式。在指令Cache中有一個轉移歷史表，實現(xiàn)條件轉移的動態(tài)預測。在EBOX內(nèi)還有多條專用數(shù)據(jù)通路，可以把運算結果直接送到執(zhí)行部件。Alpha21064處理機共有三條指令流水線

整數(shù)操作流水線和訪問存儲器流水線分為7個流水段，其中，取指令和分 關性允許，IBOX就把兩條指令同時發(fā)射給EBOX、ABOX 析指令為4個流水段，運算2個流水段，寫結果1個流水段。浮點操作流水線分為10個流水段，其中，浮點執(zhí)行部件FBOX的延遲時間為6個流水段。所有指令執(zhí)行部件EBOX、IBOX