《數字電子技術》課期末考試復習題

電子信息工程學院課程名稱《數字電子技術》復習題電子信息工程學院課程名稱《數字電子技術》復習題第第1頁共8頁得分得分評卷人一、填空題（每小題△△分，共△△分）(1）邏輯代數中的三種基本的邏輯運算是與)（或）運算和（非）運算。(2)邏輯變量和邏輯函數的取值只有（0）和（1)兩種取值。它們表示兩種相反的邏輯狀態(tài).(3）與邏輯運算規(guī)則可以歸納為有0出（0)，全1出（1）.或邏輯運算規(guī)則可以歸納為有1出（1全0出（0。與非邏輯運算規(guī)則可以歸納為有1，全。（6)或非邏輯運算規(guī)則可以歸納為有（1）出0，全（0)出1。（7）二極管從導通到截止所需時間稱為（開通）時間。(8）OC門是集電極（)門，使用時必須在電源VCC與輸出端之間外接（電阻。（9)在數字電路中，三極管工作在（飽和）狀態(tài)和（截止)狀態(tài)。（10）低電平、(高電平（高阻態(tài)。（11)邏輯代數中三條重要的規(guī)則是（代入）規(guī)則、（對偶)規(guī)則和(反演）規(guī)則。(12）化簡邏輯函數的主要方法有（代數）化簡法和（卡諾圖）化簡法.（13）邏輯函數的表示方法主要有（函數表達式）、(真值表）、（邏輯)、卡諾圖和波形圖。(31）編碼器按功能不同分為(二進制）編碼器、（二-十進制)編碼器和優(yōu)先編碼器。（32）譯碼器按功能不同分為（二進制）譯碼器、（二—十進制）譯碼器和顯示譯碼器。(33）8選1數據選擇器在所有輸入數據都為1時，其輸出標準與或表達式共有(8)個最小項。（34）輸入3位二進制代碼的二進制譯碼器應有（8）個輸出端，共輸出（8)個最小項。（35)共陽極LED數碼管應由輸出（低）電平的七段顯示譯碼器來驅動點亮。而共陰極LED數碼管應由輸出(高）電平的七段顯示譯碼器來驅動點亮。(41）二進制數是以(2)為基數的計數體制，十進制數是以(10）為基數的計數體制，十六進制是以（16)為計數體制。十進制數轉換為二進制數的方法是：整數部分用（2取余），小數部分用（乘2取整）法。二進制數轉換為十進制數的方法是（被加數)（加數）分別為本位和、進位數。（45）數值比較器的功能是比較兩組二進制數的大小或相等的電路，當輸入A=1111和B=1101時，則它們比較得結果為（A〉B）.觸發(fā)器具有兩個穩(wěn)定狀態(tài)，在外信號作用下這（兩個穩(wěn)定狀態(tài)）可相互轉換。邊沿JK（0（1)（保持）（55）在一個CP從式或邊沿式的觸發(fā)器不會出現這種現象。（61)對于時序邏輯電路來說，某時刻電路的輸出狀態(tài)不僅取決于該時刻的(輸入信號），而且還取決電路的（原有狀態(tài)），因此,時序邏輯電路具有（記憶）性。（62）時序邏輯電路由（組合邏輯）電路和（存儲）電路兩部分組成，(存儲）電路必不可少。(63）計數器按進制分:有二進制計數器、(十）進制計數器和任意進制計數器。（64）集成計數器的清零方式分為（異步置零）和（同步置零)；置數方式分為（同步置數）和（同步置數）。（65）4Q3Q2Q1Q0=10104(1110).(72）多諧振蕩器沒有（穩(wěn)定）狀態(tài)，只有兩個暫穩(wěn)態(tài)狀態(tài)，其振蕩周期T取決于（RC的值).(7）多諧振蕩器，常見的脈沖整形電路有（單穩(wěn)態(tài)觸發(fā)器（發(fā)器。（73）施密特觸發(fā)器具有回差現象，又稱（電壓滯后）特性；單穩(wěn)觸發(fā)器最重要的參數為（)。電子信息工程學院課程名稱《數字電子技術》復習題電子信息工程學院課程名稱《數字電子技術》復習題第第8頁共8頁（74）在由555定時器組成的多諧振蕩器中，其輸出脈沖的周期T為（0.7(R1+R2）C)）.(75）在由555定時器組成的單穩(wěn)態(tài)觸發(fā)器中，其輸出脈沖寬度tW為（1.1RC）。(81)（保持（量化）轉換器用以將輸入的二進制代碼轉換為相應（.R—2RT型網絡D／A(基準電壓（R—2RT型電阻網絡）和（)等部分組成。轉換器從轉換過程看可分為兩類（直接A/D轉換器）和（間接A/D轉換器）兩類。得分評卷人A/D轉換器的位數越多，能分辨最小模擬電壓的值就（越小得分評卷人二、判斷題每小題△△分，共△△分；對的打“∨）二極管可組成與門電路，但不能組成或門電路（×）三態(tài)輸出門可實現“線與”功能（×）.（×）（4）74LS00是2輸入端4與非門。（√）(√）.（√）卡諾圖化簡邏輯函數的實質時合并相鄰最小項。（）(23）因為，所以。(×）(24）因為，所以。（×）（25）邏輯函數又可以寫成.（√)（31）優(yōu)先編碼器的編碼信號是相互排斥的，不允許多個編碼信號同時有效（×）（32)編碼與譯碼是互逆的過程。(√）（√)共陰接法發(fā)光二極管數碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來驅動（√）數據選擇器和數據分配器的功能正好相反，互為逆過程（√)（41）一個n為二進制數，最高位的權值是2n—1.(√）（42）458421BCD（×）（43）3BCD3位二進制數表示一位十進制數（×)(44)半加器只考慮1位二進制數相加,不考慮來自低位的進位數.（√）（45)數值比較器是用于比較兩組二進制數大小的電路。(×)(51)RS觸發(fā)器的約束條件RS=0表示不允許出現R=S=1的輸入。（√)主從JK觸發(fā)器、邊沿JK觸發(fā)器和同步JK觸發(fā)器的邏輯功能完全相同（√）對邊沿JK觸發(fā)器，在CP為高電平期間，當J=K=1時（×）若要實現一個可暫停的一位二進制計數器，控制信號A=0計數，A=1保持可選用T且令T=A（×)(55）同步DCP=1期間,DQ（×)同步時序電路具有統(tǒng)一的時鐘CP（√）十進制計數器由十個觸發(fā)器組成（√）（×)（64）4（√）（65)雙向移位寄存器可同時執(zhí)行左移和右移功能（×)(×）施密特觸發(fā)器有兩個穩(wěn)態(tài)（√）（73)多諧振蕩器的輸出信號的周期與阻容元件的參數成正比（√）石英晶體多諧振蕩器的振蕩頻率與電路中的RC（×）單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時間與輸入觸發(fā)脈沖寬度成正比（×）（81）D/A轉換器的位數越多,轉換精度越高。（√）（82)雙積分型A/D轉換器的轉換精度高、抗干擾能力強，因此常用于數字式儀表中。(√）（3）采樣定理的規(guī)定是為了能不失真地恢復原模擬信號，而又不使電路過于復雜。(√）（84）A/D轉換器完成一次轉換所需的時間越小，轉換速度越慢（×）得分評卷人A/D轉換器的二進制數的位數越多，量化單位△越?。ā痰梅衷u卷人三、單項選擇題(每小題△△分，共△△分，將對的序號填入括號內，每小題只有一個選項是對的，多選無效)(1）要使與門輸出恒為0，可將與門的一個輸入端（A）。A.接0 B。接1 C.接、1都可以 。輸入端并聯要使或門輸出恒為1，可將或門的一個輸入端（B ）。A。接0 B. 接1 C.接01都可以 D.輸入端并聯要使異或門成為反相器時，則另一個輸入端應接（B ）。A。接0 B。接1 C.接、1都可以 D.兩輸入端并聯集電極開路門門）在使用輸出端通過電阻(B ）。A。地 B。電源 C。輸入端 D. 都不對以下電路中常用于總線應用的有（D 。A。OC門 B. CMOS與非門 C. 漏極開路門 D.TSL門(21）指出下列各式中哪個是3變量ABC的最小項（B）.A．AB B. ABC C。AC D。 A+B（22)邏輯項的邏輯相鄰項為（A）A。 B.C.D.（23）實現邏輯函數需要用（B）A. 兩個與非門 。三個與非門 C. 兩個或非門D. 三個或非門使邏輯函數取值為1的變量取值( C ）A。001 B。101 C. 011 D. 111函數與，（D ）互為對偶式 ?；榉春瘮?C. 相等 D。 、C都不對若在編碼器中有50個編碼對象,則要求輸出二進制代碼位數為( B 位A。5 B。6 C。10 D。50一個16選一的數據選擇器，其地址輸入（選擇控制輸入)端有（C 個.A.1 B。2 C.4 D.16（34）用四選一數據選擇器實現函數Y=，應使( A 。A。D0=D2=0,D1=D3=1 B.D0=D2=1，D1=D3=0C。D0=D1=0，D2=D3=1 D.D0=D1=1，D2=D3=(35)八路數據分配器，其地址輸入端有（C ）個。A。1 B。2 C。3 D.4 E.8（41）1010的基數是（B）A10 B、2 C、16 D、任意(42）二進制數的權值是（D）、10的冪 B8的冪 C16的冪 D2的冪(43)和4位串行進位加法器相比,使用4位超前進位加法器的目的是（B）A、完成4位加法運算 B、提高加法運算速度C、完成串并行加法運算 、完成加法運算自動進位(A）A、數值比較器 B、數據分配器 C、數據選擇器 、編碼器（45）8位串行進位加法器由（A）A8個全加器組成 8個半加器組成C4個全加器和4個半加器組成 D16個全加器組成(51）存儲8位二進制信息要 D個觸發(fā)器。A.2 B。3 C.4 D.8（52)對于JK觸發(fā)器，若J=K，則可完成 C 觸發(fā)器的邏輯功能。A。RS B.D C.T D.Tˊ欲使JK觸發(fā)器按Qn+1=Qn工作,可使JK觸發(fā)器的輸入端 ABDF 。J=K=0 B。J=Q，K= C。J=，K=Q D。J=Q，K=0 E。J=0，K=欲使D觸發(fā)器按Qn+1=n工作，應使輸入D=D 。A。0 B。1 C。Q D。為實現將JK觸發(fā)器轉換為D觸發(fā)器，應使 A 。J=D，K= B。K=D,J= C。J=K=D D。J=K=A.A.工作速度高 B。觸發(fā)器利用率高C。電路簡單 D。不受時鐘CP控制.（62DA.4B.5C.9D20（63）8D8器中。A.1 B.2 C.4D8（64）8421BCDB個觸發(fā)器。A。3 B。4 C。5D.10（65）/A）A.BC.D（71）多諧振蕩器可產生 B 。A。正弦波 B。矩形脈沖 C。三角波 D.鋸齒波（72）石英晶體多諧振蕩器的突出優(yōu)點是 C。A.速度高 B。電路簡單 C.振蕩頻率穩(wěn)定 D。輸出波形邊沿陡峭（73）555ABC。A.BC.DJK(74）用555CO10VB.A.3。33V B.5V C.6。66V D.10V(75)以下各電路中，B可以產生脈沖定時。A。多諧振蕩器 B.單穩(wěn)態(tài)觸發(fā)器 C。施密特觸發(fā)器D。石英晶體多諧蕩器倒TD/A（B）A。分散值 R和2R C.2R和3R 和R/2(82)（）A。采樣 B。量化 C。保持 D。編碼D。A.采樣 B。量化 C.保持 D.編碼。A。采樣 B。量化 C.保持 D.編碼A是A/D得分評卷人A。并聯比較型B.逐次逼近型C.雙積分型D。施密特觸發(fā)器四、簡答題（每小題△△分，共△△分得分評卷人1Vcc入端并接。變量,42n無關項可以取0，也可以取1，它的取值對邏輯函數值沒有影響，應充分利用這一特點化簡邏輯函數,以得到更為滿意的化簡結果。3。什么是譯碼器？常用的譯碼器有哪些？答:譯碼是編碼的逆過程，它將輸入代碼轉換成特定的輸出信號,即將每個代碼的信息“翻譯"器有二進制譯碼器、二—十進制譯碼器、顯示譯碼器等。4.什么是數據分配器？答：將一路輸入數據分配到多路數據輸出中的指定通道上的邏輯電路稱為數據分配器，又稱多路數據分配器。數據分配器和譯碼器非常相似。將譯碼器進行適當連接，就能實現數據分配的功能。.前者具有記憶功能，用于構成時序邏輯電路；后者沒有記憶功能，用于構成組合邏輯電路。.一個觸發(fā)器可存儲1位二進制碼，存儲n位二進制碼則需用n個觸發(fā)器。觸發(fā)器的邏輯功能是指觸發(fā)器的次態(tài)與現態(tài)及輸入信號之間的邏輯關系。其描述方法主要(RS觸發(fā)器D觸發(fā)器JKTT′觸發(fā)器61．時序邏輯電路由觸發(fā)器和組合邏輯電路組成，其中觸發(fā)器必不可少。時序邏輯電路的輸出不僅與輸入有關,而且還與電路原來的狀態(tài)有關。時序邏輯電路按時鐘控制方式不同分為同步時序邏輯電路和異步時序邏輯電路.前者所有觸發(fā)CPCP刻翻轉。后者時鐘脈沖CP.描述時序電路邏輯功能的方法有邏輯圖、狀態(tài)方程、驅動方程、輸出方程、狀態(tài)轉換真值表、狀態(tài)轉換圖和時序圖等。時序邏輯電路分析的關鍵是求出狀態(tài)方程和狀態(tài)轉換真值表，然后分析時序邏輯電路的功能.62．計數器是快速記錄輸入脈沖個數的部件。按計數進制分有：二進制計數器、十進制計數器/減計數器；按觸發(fā)器翻轉是否.功能表是其正確使用的依據。利用集成計數器可以很方便地構成N進制（.和反饋置數法，當需要擴大計數器容量時，可將多片集成計數器進行級聯。反饋清零法和反饋置數法的主要不同是：反饋歸零法將反饋控制信號加至清零端上；而反饋置數法則將反饋控制信號加至置數端LD上，且必須給置數輸入端D3～D000，也可以非0.設計時，應弄清歸零或置數功能是同步還是異步的，同步則反饋控制信號取自SN-1；異步則反饋控制信號取自SN。.移位寄存器有單向移位寄存器和雙向移位寄存器。集成移位寄存器使用方便、功能全、輸入和輸出方式使兩個暫穩(wěn)態(tài)相互自.因此，多諧振蕩器接通電源后便輸出周期性的矩形脈沖。改變電容充、放電回路中的C多諧振蕩器主要用作信號源。大于正向閾值電壓UT+時而當輸入電壓小于負向閾值電壓UT-時,脈沖輸出，特別是可將邊沿變化緩慢的信號變換成邊沿陡峭的矩形脈沖?？垢蓴_能力越強。施密特觸發(fā)器主要用于波形變換成、脈沖整形、幅度鑒別等。,RCRC值的大小，可改變輸出脈沖的寬度。74．555定時器是一種用途很廣的多功能電路,只需外接少量的阻容元件就可很方便地組成施密,應用。81。D/A轉換是將輸入的數字量轉換為與之成正比的模擬電量。常用的D/A轉換器主要有權R-2R倒T.R—2R倒T形電阻網絡D/A轉換器所需電阻種類少，轉換速度快,便于集成化，但轉換精度較低。權電流網絡D/A和轉換精度都比較高。82A/D轉換是將輸入的模擬電壓轉換為與之成正比的數字量。常用A/D轉換器主要有并聯比其中，并聯比較型A/D價格貴雙積分型A/D;逐次漸近型也,其速度較快、精度較高、價格適中，因而被廣泛采用。83A/D前兩個步驟在取樣-保持電路中完成，后兩個步驟在A/D頻率fs必須大于等于輸入模擬信號頻譜中最高頻率分量的2倍.這樣才能不失真地恢復出原來的模擬信號。得分評卷人84D/A轉換器和A/D和精度越高?；鶞孰妷篤REFA/D轉換中，它的值對量化誤差、分辨率都有影響。一般應按器件手冊給出的范圍確定VREF值，并且保證輸入的模VREF得分評卷人五、分析應用題（每小題△△分，共△△分）1.秒信號發(fā)生電路秒信號發(fā)生電路產生1Hz的時間基準信號，數字鐘大多采用32768（215）Hz石英晶體振蕩器,經過15級二分頻,獲得1Hz的秒脈沖，秒脈沖發(fā)生器電路如圖6-36所示。圖6-36 秒脈沖發(fā)生器該電路主要應用CD4060，CD4060//容、石英晶體共同組成215=32768Hz,1