“可編程邏輯器件”教學(xué)大綱_第1頁(yè)
“可編程邏輯器件”教學(xué)大綱_第2頁(yè)
“可編程邏輯器件”教學(xué)大綱_第3頁(yè)
“可編程邏輯器件”教學(xué)大綱_第4頁(yè)
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

《可編程邏輯器件》教學(xué)大綱課程英文名ProgrammableLogicDevices課程代碼F0712Z57學(xué)分2.5總學(xué)時(shí)40理論學(xué)時(shí)30實(shí)驗(yàn)/實(shí)踐學(xué)時(shí)10課程類(lèi)別專(zhuān)業(yè)課課程性質(zhì)任選先修課程《數(shù)字邏輯電路》適用專(zhuān)業(yè)微電子科學(xué)與工程開(kāi)課學(xué)院光學(xué)與電子科技學(xué)院一、課程地位與課程目標(biāo)(一)課程地位可編程邏輯器件課程是微電子科學(xué)與工程、電子科學(xué)與技術(shù)專(zhuān)業(yè)的一門(mén)重要的專(zhuān)業(yè)選修課,是以應(yīng)用為主的工程技術(shù)基礎(chǔ)類(lèi)課程。主要講授數(shù)字集成電路的硬件設(shè)計(jì)和驗(yàn)證的方法,HDL編程語(yǔ)言及其使用的方法,可編程邏輯器件的原理和基于EDA工具的FPGA開(kāi)發(fā)技術(shù)。使學(xué)生掌握IC前端設(shè)計(jì)的理論方法和技術(shù)應(yīng)用,為就業(yè)提供方向。(二)課程目標(biāo)掌握IC前端設(shè)計(jì)的基本概念、基本原理和基本流程。掌握可綜合寄存器傳輸級(jí)設(shè)計(jì)的方法和技巧。了解邏輯綜合和靜態(tài)時(shí)序分析的理論。掌握功能驗(yàn)證的理論、方法和技巧。掌握硬件描述語(yǔ)言(HDL),會(huì)使用HDL描述設(shè)計(jì)和構(gòu)建仿真平臺(tái)。掌握Linux系統(tǒng)和業(yè)界流行的EDA工具的使用。了解可編程邏輯器件的基本知識(shí),會(huì)利用FPGA進(jìn)行設(shè)計(jì)和實(shí)驗(yàn)。二、課程目標(biāo)達(dá)成的途徑與方法本課程采用大班教學(xué)模式,理論教學(xué)和實(shí)驗(yàn)教學(xué)相結(jié)合;采用板書(shū)和多媒體教學(xué)等多種教學(xué)手段,引入計(jì)算機(jī)輔助教學(xué),布置實(shí)驗(yàn)作業(yè)或大型綜合作業(yè)來(lái)實(shí)現(xiàn)本課程的課程目標(biāo)。三、課程目標(biāo)與相關(guān)畢業(yè)要求的對(duì)應(yīng)關(guān)系課程目標(biāo)課程目標(biāo)對(duì)畢業(yè)要求的支撐程度(H、M、L)畢業(yè)要求1畢業(yè)要求2、3畢業(yè)要求4、5畢業(yè)要求7、9畢業(yè)要求12課程目標(biāo)1HMMM課程目標(biāo)2H課程目標(biāo)3H課程目標(biāo)4H課程目標(biāo)5H課程目標(biāo)6HMH注:1.支撐強(qiáng)度分別填寫(xiě)H、M或L(其中H表示支撐程度高、M為中等、L為低)。四、課程主要內(nèi)容與基本要求第1章緒論1.1微電子與可編程邏輯器件1.2EDA技術(shù)簡(jiǎn)介1.3課程指南要求:了解微電子與可編程邏輯器件,EDA技術(shù)的含義和發(fā)展,以及本課程的開(kāi)課目的、從本課程能學(xué)到什么、如何學(xué)習(xí)、考察方法和課程要求。第2章硬件設(shè)計(jì)方法2.1設(shè)計(jì)流程2.2基本邏輯單元2.3設(shè)計(jì)約束與優(yōu)化2.4RTL設(shè)計(jì)方法2.5設(shè)計(jì)實(shí)戰(zhàn)要求:掌握數(shù)字系統(tǒng)的設(shè)計(jì)流程、可綜合設(shè)計(jì)的概念、基本邏輯單元、設(shè)計(jì)約束與優(yōu)化方法、數(shù)據(jù)通路和控制通路的設(shè)計(jì)。第3章硬件描述語(yǔ)言3.1VerilogHDL簡(jiǎn)介3.2VerilogHDL程序概述3.3VerilogHDL語(yǔ)言要素3.4結(jié)構(gòu)描述語(yǔ)句3.5數(shù)據(jù)流描述語(yǔ)句3.6行為描述語(yǔ)句3.7可綜合RTL代碼編寫(xiě)規(guī)范3.8基本邏輯電路描述3.9狀態(tài)機(jī)的描述要求:熟練掌握HDL語(yǔ)言的基本結(jié)構(gòu)、語(yǔ)言要素和可綜合描述語(yǔ)句;熟練掌握面向可綜合設(shè)計(jì)的HDL的語(yǔ)法與用法;掌握基本電路模塊的描述和可綜合RTL代碼的編寫(xiě)規(guī)范;掌握組合邏輯電路(對(duì)應(yīng)實(shí)驗(yàn)1)和時(shí)序邏輯電路(對(duì)應(yīng)實(shí)驗(yàn)3)的描述;掌握有限狀態(tài)機(jī)的描述(對(duì)應(yīng)實(shí)驗(yàn)3);掌握分層次、模塊化的描述方法(對(duì)應(yīng)實(shí)驗(yàn)3)。第4章邏輯綜合與靜態(tài)時(shí)序分析4.1邏輯綜合4.2靜態(tài)時(shí)序分析要求:掌握邏輯綜合、靜態(tài)時(shí)序分析的原理與方法;掌握DesignCompiler工具的使用。第5章驗(yàn)證與仿真5.1測(cè)試與驗(yàn)證的概念5.2靜態(tài)代碼檢查5.3功能驗(yàn)證方法5.4用于仿真、驗(yàn)證的Verilog語(yǔ)句5.4工程實(shí)例要求:了解測(cè)試與驗(yàn)證的概念;掌握靜態(tài)代碼檢查的方法和應(yīng)用;掌握基于仿真的驗(yàn)證方法學(xué);掌握用于仿真、驗(yàn)證的Verilog語(yǔ)句;掌握自動(dòng)化設(shè)計(jì)和驗(yàn)證工具的使用(對(duì)應(yīng)實(shí)驗(yàn)3);通過(guò)工程實(shí)例掌握驗(yàn)證平臺(tái)的搭建和調(diào)試方法。第6章FPGA與實(shí)驗(yàn)開(kāi)發(fā)平臺(tái)6.1可編程邏輯器件的發(fā)展6.2FPGA主流設(shè)計(jì)技術(shù)與發(fā)展趨勢(shì)6.3實(shí)驗(yàn)開(kāi)發(fā)平臺(tái)簡(jiǎn)介要求:了解可編程邏輯器件的發(fā)展歷程,基本結(jié)構(gòu)與分類(lèi);掌握兩類(lèi)可編程邏輯器件——復(fù)雜可編程邏輯器件(CPLD)與現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的基本結(jié)構(gòu)以及發(fā)展趨勢(shì);熟悉Altera公司的Cyclone系列器件的主要特點(diǎn)及性能;掌握QuartusⅡ等軟件的使用,包括設(shè)計(jì)輸入、綜合、適配、仿真測(cè)試和編程下載。五、課程學(xué)時(shí)安排章節(jié)號(hào)教學(xué)內(nèi)容學(xué)時(shí)數(shù)學(xué)生任務(wù)對(duì)應(yīng)課程目標(biāo)第1章緒論2完成課后作業(yè)課程目標(biāo)1第2章硬件設(shè)計(jì)方法8完成課后作業(yè)課程目標(biāo)2第3章硬件描述語(yǔ)言6完成課后作業(yè)課程目標(biāo)4第4章邏輯綜合與靜態(tài)時(shí)序分析4完成課后作業(yè)課程目標(biāo)1、4第5章驗(yàn)證與仿真8完成課后作業(yè)課程目標(biāo)3、4、5第6章FPGA與實(shí)驗(yàn)開(kāi)發(fā)平臺(tái)2完成課后作業(yè)課程目標(biāo)6六、實(shí)踐環(huán)節(jié)及基本要求(無(wú))序號(hào)實(shí)驗(yàn)項(xiàng)目名稱學(xué)時(shí)基本要求學(xué)生任務(wù)實(shí)驗(yàn)性質(zhì)實(shí)驗(yàn)類(lèi)別1簡(jiǎn)單組合電路4掌握組合電路設(shè)計(jì)完成實(shí)驗(yàn)驗(yàn)證必做28位數(shù)碼動(dòng)態(tài)掃描電路4掌握時(shí)序電路設(shè)計(jì)完成項(xiàng)目驗(yàn)證必做3驗(yàn)證平臺(tái)項(xiàng)目2學(xué)習(xí)驗(yàn)證平臺(tái)搭建課前完成,課上實(shí)踐綜合必做注:1.實(shí)驗(yàn)性質(zhì)指演示性、驗(yàn)證性、設(shè)計(jì)性、綜合性等;2.實(shí)驗(yàn)類(lèi)別指必做、選做等。七、考核方式及成績(jī)?cè)u(píng)定考核內(nèi)容考核方式評(píng)定標(biāo)準(zhǔn)(依據(jù))占總成績(jī)比例過(guò)程考核過(guò)程考核(作業(yè)、點(diǎn)名、紀(jì)律、網(wǎng)絡(luò)課堂)+大型作業(yè)和實(shí)驗(yàn)平時(shí)及作業(yè)表現(xiàn)以及大型作業(yè)和實(shí)驗(yàn)表現(xiàn)評(píng)分平時(shí)及作業(yè)占20%大型作業(yè)和實(shí)驗(yàn)占20%期末考核開(kāi)卷期末考試60%考核類(lèi)別考試,統(tǒng)一命題。成績(jī)登記方式百分制八、課程目標(biāo)達(dá)成評(píng)價(jià) 1、各考核項(xiàng)對(duì)應(yīng)課程目標(biāo)權(quán)重分配如下表:平時(shí)及作業(yè)大型作業(yè)和實(shí)驗(yàn)期末考試課程目標(biāo)10.30.7課程目標(biāo)20.40.6課程目標(biāo)30.10.80.1課程目標(biāo)

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論