電源完整性設(shè)計(jì)課件

電源完整性設(shè)計(jì)重視電源噪聲問題（1）芯片的集成度越來越大，芯片內(nèi)部晶體管數(shù)量也越來越大；晶體管組成內(nèi)部的門電路組合邏輯延遲線狀態(tài)機(jī)及其它邏輯。（2）芯片外部電源引腳提供給內(nèi)部晶體管一個(gè)公共的電源節(jié)點(diǎn)，當(dāng)晶體管狀態(tài)轉(zhuǎn)換時(shí)必然引起電源噪聲在芯片內(nèi)部傳遞。（3）內(nèi)部晶體管工作需要內(nèi)核時(shí)鐘或是外部時(shí)鐘同步，但是由于內(nèi)部延遲及各個(gè)晶體管不可能嚴(yán)格同步，造成部分晶體管完成狀態(tài)轉(zhuǎn)換，另一部分可能處于轉(zhuǎn)換狀態(tài)，這樣一來處于高電平門電路的電源噪聲會(huì)傳到其它門電路的輸入部分。噪聲余量計(jì)算（1）芯片的datasheet會(huì)給一個(gè)規(guī)范值，通常是5%；要考慮到穩(wěn)壓芯片直流輸出誤差，一般是+/_2.5%，因此電源噪聲峰值幅度不超過+/_2.5%。（2）如芯片的工作電壓范圍是3.13~3.47，穩(wěn)壓芯片標(biāo)出輸出電壓是3.3V，安裝在電路板后的輸出電壓是3.36V。容許的電壓的變化范圍是3.47-3.36=110mv。穩(wěn)壓芯片輸出精度是+/_1%，及3.36*+/_1%=+/_33.6mv。電源噪聲余量為110-33.6=76.4mv。電源噪聲來源（1）穩(wěn)壓芯片輸出的電壓不是恒定的，會(huì)有一定的紋波。（2）穩(wěn)壓電源無法實(shí)時(shí)響應(yīng)負(fù)載對(duì)于電流需求的快速變化。穩(wěn)壓電源響應(yīng)的頻率一般在200Khz以內(nèi)，能做正確的響應(yīng)，超過了這個(gè)頻率則在電源的輸出短引腳處出現(xiàn)電壓跌落。（3）負(fù)載瞬態(tài)電流在電源路徑阻抗和地路徑阻抗產(chǎn)生的壓降。電容退耦二種解釋電容退耦是解決電源噪聲的主要方法。這種方法對(duì)提高瞬態(tài)電流的響應(yīng)速度，降低電源分配系統(tǒng)的阻抗都非常有效。一種解釋是儲(chǔ)能，當(dāng)負(fù)載發(fā)生瞬態(tài)電流變化時(shí)，電源不能即時(shí)滿足負(fù)載的瞬態(tài)電流的要求，可根據(jù)公式I=Cdv/dt，此時(shí)電容二端存在電壓的變化，電容開始放電，及時(shí)提供負(fù)載電流。一種解釋是阻抗，把負(fù)載芯片拿掉，從AB二點(diǎn)向左看去，穩(wěn)壓電源及電容可以看出一個(gè)復(fù)合電源系統(tǒng)，不能AB二點(diǎn)負(fù)載電流如何變化，都保證AB二點(diǎn)電壓穩(wěn)定及AB二點(diǎn)電壓變化很小，可根據(jù)公式△V=Z*△I。實(shí)際電容的特性實(shí)際的電容存在奇生電感與等效竄聯(lián)電阻。R=esr+1/j2πfc+j2πfl等效竄聯(lián)電感無法消除，只要存在引線就會(huì)有寄生電感。等效竄聯(lián)電阻也是存在的，因?yàn)橹谱麟娙莸牟牧喜皇浅瑢?dǎo)體。當(dāng)頻率很低時(shí)，j2πfl遠(yuǎn)小于1/j2πfc，整個(gè)電容器呈現(xiàn)電容性；當(dāng)頻率很高時(shí)，j2πfl大于1/j2πfc，整個(gè)電容器呈現(xiàn)電感性；當(dāng)j2πfl等于1/j2πfc，整個(gè)電容器呈現(xiàn)純電阻特性，阻抗最小，及稱為諧振點(diǎn)。電容安裝的諧振頻率電容被安裝電路板后會(huì)增加一些額外的寄生電感參數(shù)，從而引起諧振頻率的偏離。過孔的寄生電感公式L=5.08h[ln(4h/d)+1],L是過孔的寄生電感nH，h過孔的長度，d過孔的直徑；設(shè)過孔的長度63mil，直徑為8mil，可得L=5.08*0.063[ln(4*0.063/0.008)+1]=1.4242nH。假設(shè)一個(gè)0805封裝0.01uf電容，本身ESL=0.6nH，安裝后增加的寄生電感為1.5nH；安裝前的諧振頻率是f==64.975Mhz安裝后的諧振頻率f==34.73Mhz。安裝電感對(duì)電容特性影響很大，應(yīng)盡量減小。目標(biāo)阻抗目標(biāo)阻抗是電源系統(tǒng)的瞬態(tài)阻抗，對(duì)快速變化的電流的表現(xiàn)出來的一種特性阻抗。目標(biāo)阻抗喝一定寬度的頻率有關(guān)，在感興趣的頻率范圍內(nèi)，電源阻抗都不能超過這個(gè)值。目標(biāo)阻抗公式：,其中vdd為要進(jìn)行的去耦的電源電壓，ripple為允許的電壓波動(dòng)范圍，典型值為2.5%，△Imax為負(fù)載芯片最大瞬態(tài)電流變化量。用電源驅(qū)動(dòng)負(fù)載計(jì)算電容量設(shè)負(fù)載（容性）為30pf，要在2ns內(nèi)從0V驅(qū)動(dòng)到3.3V，瞬態(tài)電流為I=Cdv/dt=30*(3.3/2)=49.5mA，若有36個(gè)這樣的負(fù)載需要驅(qū)動(dòng)，則瞬態(tài)電流為36*49.5mA=1.782A。假設(shè)容許電壓波動(dòng)為：3.3*2.5%=82.5mV，則所需電容量為C=I*dt/dv=1.782A*2ns/0.0825v=43.2nf。所加的電容實(shí)際上為抑制電壓紋波的儲(chǔ)能元件，該電容必須在2ns內(nèi)為負(fù)載提供1.782A的電流，同時(shí)電壓下降也不能超過82.5mV。（三）計(jì)算Bulk電容量當(dāng)頻率處于諧振點(diǎn)以下時(shí)，電容的阻抗可近似表示為Zc=1/2πf。當(dāng)頻率f越高，阻抗越小，頻率f越低，阻抗越大。在感興趣的范圍內(nèi)，電容的最大阻抗不能超過目標(biāo)阻抗。因此使用100K計(jì)算（電容起作用的頻率范圍內(nèi)最低頻率，對(duì)應(yīng)的電容最高阻抗）（四）計(jì)算Bulk電容的最高有效頻率當(dāng)頻率處于諧振點(diǎn)以上時(shí)，電容的阻抗可近似表示為：當(dāng)頻率f越高，阻抗越大蛋不要超過目標(biāo)阻抗。假設(shè)ESL=5nH，則最高有效頻率為：，這樣大的電容能把電源阻抗在100khz到1.6Mhz之間控制在目標(biāo)阻抗下。當(dāng)頻率高于1.6Mhz時(shí)，還需要額外的電容來控制電源的系統(tǒng)阻抗。（五）計(jì)算頻率高于1.6M時(shí)所需的電容量若電源在500M以下都能滿足波動(dòng)要求，則必須控制電容的寄生電感量，及，因此：若0402封裝陶瓷電容，寄生電感為0.4nh，安裝電路板過孔的寄生電感為0.6nh，則總的寄生電感為1nh，為了滿足電感不大于0.016nh，則需要電容為個(gè)數(shù)為1/0.016=62.5，因此需要63個(gè)。為了在1.6M處阻抗小于目標(biāo)阻抗，則需要電容量為因此每個(gè)電容量為1.9894/63=0.0316uf。綜述上面，對(duì)于這個(gè)系統(tǒng)需要1個(gè)31.831uf大電容和63個(gè)0.0316uf小電容即可。相同電容值并聯(lián)很多相同的電容值并聯(lián)有效的減小阻抗，63個(gè)0.0316uf小電容（每個(gè)電容ESL為1nh）并聯(lián)效果相當(dāng)?shù)扔谝粋€(gè)具有0.016nh的1.9894uf的電容。單個(gè)電容與多個(gè)并聯(lián)電容阻抗特性圖不同容值電容并聯(lián)與反諧振容值不同據(jù)有不同的諧振點(diǎn)。左邊諧振點(diǎn)之前，二個(gè)電容呈電容性，右邊諧振點(diǎn)之后，二個(gè)電容呈電感性。在交叉點(diǎn)處，左邊曲線的電容呈電感性，右邊曲線呈電容性，此時(shí)相當(dāng)與LC并聯(lián)電路，對(duì)于并聯(lián)電路來說，當(dāng)L與C的電抗相等時(shí)，發(fā)生并聯(lián)諧振，此諧振稱為反諧振。ESR對(duì)反諧振點(diǎn)影響反諧振給電源去耦帶來麻煩，但是存在ESR，反諧振地處阻抗并沒有無限大，可以通過公式算出反諧振阻抗為其中X為反諧振點(diǎn)處的阻抗虛部，因此就有辦法控制并聯(lián)去耦電容的反諧振點(diǎn)阻抗，等效竄聯(lián)電阻使整個(gè)電源系統(tǒng)趨于平坦。怎樣合理選擇電容選擇電容組合，通常用鉭電容或電解電容進(jìn)行板級(jí)低頻去耦，最好用幾個(gè)或多個(gè)電容并聯(lián)減小等效竄聯(lián)電感。這二種電容的Q值低，頻率選擇性不強(qiáng)，適合板級(jí)濾波。高頻電容的選擇，需要分頻段計(jì)算，一般分3~4個(gè)就可以了，容值的等級(jí)間隔為10倍左右，以此整個(gè)頻段內(nèi)減減小目標(biāo)阻抗，使之趨于平坦，及有效的控制反諧振點(diǎn)阻抗。電容的去耦半徑電容去耦的半徑是一個(gè)重要的問題，若電容擺放的位置離芯片過遠(yuǎn)，則失去去耦作用。特定的電容，對(duì)于它自諧振頻率相同的噪聲補(bǔ)償效果最好，以這個(gè)頻率來衡量相位關(guān)系。設(shè)諧波頻率為f，對(duì)應(yīng)波長為λ，補(bǔ)償電流表達(dá)式可表示為：其中A為電流幅度，R是需要補(bǔ)償?shù)膮^(qū)域到電容的距離，C為信號(hào)的傳播速度。當(dāng)擾動(dòng)區(qū)到的電容的距離達(dá)到λ/4，補(bǔ)償電流的相位為π，和噪聲相位剛好相差180度，及完全相反，失去去耦作用。因此要求噪聲源距離電容要遠(yuǎn)遠(yuǎn)小于λ/4，實(shí)際應(yīng)用中最好控制在λ/40~λ/50，這是一般經(jīng)驗(yàn)數(shù)據(jù)。例如：0.001uf的陶瓷電容，安裝在電路班上后的寄生電感為1.6nh，其安裝后的諧振頻率為125.8Mhz，諧振周期為7.95ns，若信號(hào)傳播速度為166ps/英寸，則波長為47.9英寸，電容的去耦半徑為47.9/50=0958英寸，大約2.4cm。因此只對(duì)它周圍2.4cm內(nèi)電源噪聲進(jìn)行補(bǔ)償。電容安裝方法（1）電容的擺放容值小的電容，有最高的諧振頻率，去耦半徑小，因此放芯片近一點(diǎn)，容值大的電容，其諧振頻率低，去耦半徑大，可以稍遠(yuǎn)一點(diǎn)，電容的等級(jí)大致遵循10倍關(guān)系，以此在有效頻段出現(xiàn)低阻抗通道。放置過孔的基本原則就是讓這一環(huán)路面積最小，減小寄生電感。下圖顯示幾種安裝方法。第一種方法從焊盤引出很長的線然后連接到過孔，這會(huì)引入很大的寄生電感，一定要避免這樣做。第二種方法在焊盤二端打過孔，比第一種方法路面積小的多，寄生電感也較小