半導(dǎo)體制造流程

半導(dǎo)體制造工藝流程半導(dǎo)體相關(guān)知識(shí)本征材料：純硅9-10個(gè)9250000Ω.cmN型硅：摻入V族元素--磷P、砷As、銻SbP型硅：摻入III族元素—鎵Ga、硼B(yǎng)PN結(jié)：NP------+++++半

導(dǎo)體元件制造過程可分為

前段（FrontEnd）制程晶圓處理制程（WaferFabrication；簡(jiǎn)稱WaferFab）、晶圓針測(cè)制程（WaferProbe）；後段（BackEnd）

構(gòu)裝（Packaging）、測(cè)試制程（InitialTestandFinalTest）一、晶圓處理制程

晶圓處理制程之主要工作為在矽晶圓上制作電路與電子元件（如電晶體、電容體、邏輯閘等），為上述各制程中所需技術(shù)最復(fù)雜且資金投入最多的過程

，以微處理器（Microprocessor）為例，其所需處理步驟可達(dá)數(shù)百道，而其所需加工機(jī)臺(tái)先進(jìn)且昂貴，動(dòng)輒數(shù)千萬一臺(tái)，其所需制造環(huán)境為為一溫度、濕度與

含塵（Particle）均需控制的無塵室（Clean-Room），雖然詳細(xì)的處理程序是隨著產(chǎn)品種類與所使用的技術(shù)有關(guān)；不過其基本處理步驟通常是晶圓先經(jīng)過適

當(dāng)?shù)那逑矗–leaning）之後，接著進(jìn)行氧化（Oxidation）及沈積，最後進(jìn)行微影、蝕刻及離子植入等反覆步驟，以完成晶圓上電路的加工與制作。二、晶圓針測(cè)制程

經(jīng)過WaferFab之制程後，晶圓上即形成一格格的小格

，我們稱之為晶方或是晶粒（Die），在一般情形下，同一片晶圓上皆制作相同的晶片，但是也有可能在同一片晶圓

上制作不同規(guī)格的產(chǎn)品；這些晶圓必須通過晶片允收測(cè)試，晶粒將會(huì)一一經(jīng)過針測(cè)（Probe）儀器以測(cè)試其電氣特性，

而不合格的的晶粒將會(huì)被標(biāo)上記號(hào)（InkDot），此程序即

稱之為晶圓針測(cè)制程（WaferProbe）。然後晶圓將依晶粒

為單位分割成一粒粒獨(dú)立的晶粒

三、IC構(gòu)裝制程

IC構(gòu)裝製程（Packaging）：利用塑膠或陶瓷包裝晶粒與配線以成積體電路目的：是為了製造出所生產(chǎn)的電路的保護(hù)層，避免電路受到機(jī)械性刮傷或是高溫破壞。半導(dǎo)體制造工藝分類PMOS型雙極型MOS型CMOS型NMOS型BiMOS飽和型非飽和型TTLI2LECL/CML半導(dǎo)體制造工藝分類一雙極型IC的基本制造工藝：A在元器件間要做電隔離區(qū)（PN結(jié)隔離、全介質(zhì)隔離及PN結(jié)介質(zhì)混合隔離）ECL（不摻金）（非飽和型）、TTL/DTL（飽和型）、STTL（飽和型）B在元器件間自然隔離I2L（飽和型）半導(dǎo)體制造工藝分類二MOSIC的基本制造工藝：根據(jù)柵工藝分類A鋁柵工藝B硅柵工藝其他分類1、（根據(jù)溝道）PMOS、NMOS、CMOS2、（根據(jù)負(fù)載元件）E/R、E/E、E/D半導(dǎo)體制造工藝分類三Bi-CMOS工藝：

A以CMOS工藝為基礎(chǔ)P阱N阱B以雙極型工藝為基礎(chǔ)雙極型集集成電路路和MOS集成成電路優(yōu)優(yōu)缺點(diǎn)雙極型集集成電路路中等速度度、驅(qū)動(dòng)動(dòng)能力強(qiáng)強(qiáng)、模擬擬精度高高、功耗耗比較大大CMOS集成電電路低的靜態(tài)態(tài)功耗、、寬的電電源電壓壓范圍、、寬的輸輸出電壓壓幅度（（無閾值值損失）），具有有高速度度、高密密度潛力力；可與與TTL電路兼兼容。電電流驅(qū)動(dòng)動(dòng)能力低低半導(dǎo)體制制造環(huán)境境要求主要污染染源：微微塵顆粒粒、中金金屬離子子、有機(jī)機(jī)物殘留留物和鈉鈉離子等等輕金屬屬例子。。超凈間：：潔凈等等級(jí)主要要由微塵顆粒粒數(shù)/m30.1um0.2um0.3um0.5um5.0umI級(jí)357.531NA10級(jí)級(jí)350753010NA100級(jí)級(jí)NA750300100NA1000級(jí)NANANA10007半導(dǎo)體元件件制造過過程前段（FrontEnd）制程---前前工序晶圓處理理制程（（WaferFabrication；簡(jiǎn)稱WaferFab）典型的PN結(jié)隔隔離的摻摻金TTL電路路工藝流流程一次氧化化襯底制備備隱埋層擴(kuò)擴(kuò)散外延淀積積熱氧化隔離光刻刻隔離擴(kuò)散散再氧化基區(qū)擴(kuò)散散再分布及及氧化發(fā)射區(qū)光光刻背面摻金金發(fā)射區(qū)擴(kuò)擴(kuò)散反刻鋁接觸孔光光刻鋁淀積隱埋層光光刻基區(qū)光刻刻再分布及及氧化鋁合金淀積鈍化化層中測(cè)壓焊塊光光刻橫向晶體體管刨面面圖CBENPPNPP+P+PP縱向晶體體管刨面面圖CBENPCBENPN+p+NPNPNPNPN晶晶體管刨刨面圖ALSiO2BPP+P-SUBN+ECN+-BLN-epiP+1.襯底底選擇P型Siρ10Ω.cm111晶向,偏偏離2O~5O晶圓（晶晶片）晶圓（晶晶片）的的生產(chǎn)由由砂即（（二氧化化硅）開開始，經(jīng)經(jīng)由電弧弧爐的提提煉還原原成冶煉級(jí)的的硅，再再經(jīng)由鹽鹽酸氯化化，產(chǎn)生生三氯化化硅，經(jīng)經(jīng)蒸餾純純化后，，透過慢慢速分解過程，，制成棒棒狀或粒粒狀的「「多晶硅硅」。一一般晶圓圓制造廠廠，將多多晶硅融融解后，再利利用硅晶晶種慢慢慢拉出單單晶硅晶晶棒。一一支85公分長(zhǎng)，，重76.6公斤的8寸硅晶棒，，約需2天半時(shí)間間長(zhǎng)成。。經(jīng)研磨磨、拋光光、切片片后，即即成半導(dǎo)導(dǎo)體之原原料晶圓片第一次光光刻—N+埋層層擴(kuò)散孔孔1。減小小集電極極串聯(lián)電電阻2。減小小寄生PNP管管的影響響SiO2P-SUBN+-BL要求：1。雜雜質(zhì)固濃濃度大2。高溫溫時(shí)在Si中的的擴(kuò)散系系數(shù)小，，以減小上上推3。與與襯底晶晶格匹配配好，以以減小應(yīng)應(yīng)力涂膠—烘烘烤---掩膜膜（曝光光）---顯影影---堅(jiān)膜——蝕刻——清洗—去膜--清洗洗—N+擴(kuò)散(P)外延層淀淀積1。VPE（Vaporousphaseepitaxy)氣氣相外外延生長(zhǎng)長(zhǎng)硅SiCl4+H2→Si+HCl2。氧化化Tepi>Xjc+Xmc+TBL-up+tepi-oxSiO2N+-BLP-SUBN-epiN+-BL第二次光光刻—P+隔離離擴(kuò)散孔孔在襯底上上形成孤孤立的外外延層島島,實(shí)現(xiàn)現(xiàn)元件的的隔離.SiO2N+-BLP-SUBN-epiN+-BLN-epiP+P+P+涂膠—烘烘烤---掩膜膜（曝光光）---顯影影---堅(jiān)膜——蝕刻——清洗—去膜--清洗洗—P+擴(kuò)散(B)第三次光光刻—P型基區(qū)區(qū)擴(kuò)散孔孔決定NPN管的的基區(qū)擴(kuò)擴(kuò)散位置置范圍SiO2N+-BLP-SUBN-epiN+-BLP+P+P+PP去SiO2—氧氧化--涂膠——烘烤---掩掩膜（曝曝光）---顯顯影---堅(jiān)膜膜—蝕刻——清洗——去膜——清洗——基區(qū)擴(kuò)擴(kuò)散(B)第四次光光刻—N+發(fā)射射區(qū)擴(kuò)散散孔集電極和和N型電電阻的接接觸孔,以及外外延層的的反偏孔孔。Al—N-Si歐姆姆接觸：：ND≥1019cm-3，SiO2N+-BLP-SUBN-epiN+-BLP+P+P+PPN+去SiO2—氧氧化--涂膠——烘烤---掩掩膜（曝曝光）---顯顯影---堅(jiān)膜膜—蝕刻——清洗——去膜——清洗——擴(kuò)散第五次光光刻—引線接觸觸孔SiO2N+N+-BLP-SUBN-epiN+-BLP+P+P+PPN-epi去SiO2—氧氧化--涂膠——烘烤---掩掩膜（曝曝光）---顯顯影---堅(jiān)膜膜—蝕刻——清洗——去膜——清洗第六次光光刻—金屬化內(nèi)內(nèi)連線：：反刻鋁鋁SiO2ALN+N+-BLP-SUBN-epiN+-BLP+P+P+PPN-epi去SiO2—氧氧化--涂膠——烘烤---掩掩膜（曝曝光）---顯顯影---堅(jiān)膜膜—蝕刻——清洗——去膜——清洗——蒸鋁CMOS工藝集集成電路路CMOS集成電電路工藝藝

--以P阱硅硅柵CMOS為為例1。光刻刻I---阱區(qū)區(qū)光刻，，刻出阱阱區(qū)注入入孔N-SiN-SiSiO2CMOS集成電電路工藝藝

--以P阱硅硅柵CMOS為為例2。阱區(qū)區(qū)注入及及推進(jìn)，，形成阱阱區(qū)N-SiP-CMOS集成電電路工藝藝

--以P阱硅硅柵CMOS為為例3。去除除SiO2，長(zhǎng)薄氧，，長(zhǎng)Si3N4N-SiP-Si3N4CMOS集成電電路工藝藝

--以P阱硅硅柵CMOS為為例4。光II---有源源區(qū)光刻刻N(yùn)-SiP-Si3N4CMOS集成電電路工藝藝

--以P阱硅硅柵CMOS為為例5。光III---N管場(chǎng)區(qū)區(qū)光刻，，N管場(chǎng)場(chǎng)區(qū)注入入，以提提高場(chǎng)開開啟，減減少閂鎖鎖效應(yīng)及及改善阱阱的接觸觸。光刻膠N-SiP-B+CMOS集成電電路工藝藝

--以P阱硅硅柵CMOS為為例6。光III---N管場(chǎng)區(qū)區(qū)光刻，，刻出N管場(chǎng)區(qū)區(qū)注入孔孔；N管場(chǎng)區(qū)區(qū)注入。。N-SiP-CMOS集成電電路工藝藝

--以P阱硅硅柵CMOS為為例7。光ⅣⅣ---p管場(chǎng)場(chǎng)區(qū)光刻刻，p管管場(chǎng)區(qū)注注入，調(diào)調(diào)節(jié)PMOS管的開開啟電壓壓，生長(zhǎng)長(zhǎng)多晶硅硅。N-SiP-B+CMOS集成電電路工藝藝

--以P阱硅硅柵CMOS為為例8。光ⅤⅤ---多晶硅硅光刻，，形成多多晶硅柵柵及多晶晶硅電阻阻多晶硅N-SiP-CMOS集成電電路工藝藝

--以P阱硅硅柵CMOS為為例9。光ⅤⅤI---P+區(qū)光刻刻，P+區(qū)注入入。形成成PMOS管的的源、漏漏區(qū)及P+保護(hù)護(hù)環(huán)。N-SiP-B+CMOS集成電電路工藝藝

--以P阱硅硅柵CMOS為為例10。光光Ⅶ---N管管場(chǎng)區(qū)光光刻，N管場(chǎng)區(qū)區(qū)注入，，形成NMOS的源、、漏區(qū)及及N+保保護(hù)環(huán)。。光刻膠N-SiP-AsCMOS集成電電路工藝藝

--以P阱硅硅柵CMOS為為例11。長(zhǎng)長(zhǎng)PSG（磷硅硅玻璃））。PSGN-SiP+P-P+N+N+CMOS集成電電路工藝藝

--以P阱硅硅柵CMOS為為例12。光光刻Ⅷ---引引線孔光光刻。PSGN-SiP+P-P+N+N+CMOS集成電電路工藝藝

--以P阱硅硅柵CMOS為為例13。光光刻Ⅸ---引引線孔光光刻（反反刻AL）。PSGN-SiP+P-P+N+N+VDDINOUTPNSDDS集成電路路中電阻阻1ALSiO2R+PP+P-SUBN+R-VCCN+-BLN-epiP+基區(qū)擴(kuò)散散電阻集成電路路中電阻阻2SiO2RN+P+P-SUBRN+-BLN-epiP+發(fā)射區(qū)擴(kuò)擴(kuò)散電阻阻集成電路路中電阻阻3基區(qū)溝道道電阻SiO2RN+P+P-SUBRN+-BLN-epiP+P集成電路路中電阻阻4外延層電電阻SiO2RP+P-SUBRN-epiP+PN+集成電路路中電阻阻5MOS中中多晶硅硅電阻SiO2Si多晶硅氧化層其它：MOS管管電阻集成電路路中電容容1SiO2A-P+P-SUBB+N+-BLN+EP+NP+-IA-B+Cjs發(fā)射區(qū)擴(kuò)擴(kuò)散層——隔離層層—隱埋埋層擴(kuò)散散層PN電容集成電路路中電容容2MOS電電容AlSiO2ALP+P-SUBN-epiP+N+N+主要制程程介紹矽晶圓材材料（Wafer）圓晶是制制作矽半半導(dǎo)體IC所用之矽矽晶片，，狀似圓圓形，故故稱晶圓圓。材料料是「矽矽」，IC（IntegratedCircuit）廠用用的矽矽晶片片即為為矽晶晶體，，因?yàn)闉檎奈菃螁我煌晖暾牡木w體，故故又稱稱為單單晶體體。但但在整整體固固態(tài)晶晶體內(nèi)內(nèi)，眾眾多小小晶體體的方方向不不相，，則為為復(fù)晶晶體（（或多多晶體體）。。生成成單晶晶體或或多晶晶體與與晶體體生長(zhǎng)長(zhǎng)時(shí)的的溫度度，速速率與與雜質(zhì)質(zhì)都有有關(guān)系系。一般清清洗技技術(shù)工藝清潔源容器清潔效果剝離光刻膠氧等離子體平板反應(yīng)器刻蝕膠去聚合物H2SO4:H2O=6:1溶液槽除去有機(jī)物去自然氧化層HF:H2O<1:50溶液槽產(chǎn)生無氧表面旋轉(zhuǎn)甩干氮?dú)馑Ω蓹C(jī)無任何殘留物RCA1#(堿性)NH4OH:H2O2:H2O=1:1:1.5溶液槽除去表面顆粒RCA2#(酸性)HCl:H2O2:H2O=1:1:5溶液槽除去重金屬粒子DI清洗去離子水溶液槽除去清洗溶劑光學(xué)學(xué)顯顯影影光學(xué)顯顯影是是在感感光膠膠上經(jīng)經(jīng)過曝曝光和和顯影影的程程序，，把光光罩上上的圖圖形轉(zhuǎn)轉(zhuǎn)換到到感光光膠下下面的的薄膜膜層或或硅晶晶上。。光學(xué)學(xué)顯影影主要要包含含了感感光膠膠涂布布、烘烘烤、、光罩罩對(duì)準(zhǔn)準(zhǔn)、曝曝光光和顯顯影等等程序序。關(guān)鍵技技術(shù)參參數(shù):最小小可分分辨圖圖形尺尺寸Lmin(nm)聚焦深深度DOF曝光方方式:紫外外線、、X射射線、、電子子束、、極紫紫外蝕刻技技術(shù)（（EtchingTechnology）蝕刻技技術(shù)（（EtchingTechnology）是將將材料料使用用化學(xué)學(xué)反應(yīng)應(yīng)物理理撞擊擊作用用而移移除的的技術(shù)術(shù)。可可以分分為:濕蝕刻刻（wetetching）:濕蝕刻刻所使使用的的是化化學(xué)溶溶液，，在經(jīng)經(jīng)過化化學(xué)反反應(yīng)之之後達(dá)達(dá)到蝕蝕刻的的目的的.乾蝕刻刻（dryetching）:乾蝕刻刻則是是利用用一種種電漿漿蝕刻刻（plasmaetching）。電電漿蝕蝕刻中中蝕刻刻的作作用，，可能能是電電漿中中離子子撞擊擊晶片片表面面所產(chǎn)產(chǎn)生的的物理理作用用，或或者是是電漿漿中活活性自自由基基（Radical）與晶晶片表表面原原子間間的化化學(xué)反反應(yīng)，，甚至至也可可能是是以上上兩者者的復(fù)復(fù)合作作用?！，F(xiàn)在主主要應(yīng)應(yīng)用技技術(shù):等離離子體體刻蝕蝕常見濕濕法蝕蝕刻技術(shù)腐蝕液被腐蝕物H3PO4(85%):HNO3(65%):CH3COOH(100%):H2O:NH4F(40%）=76：3：15：5：0.01AlNH4(40%):HF(40%)=7:1SiO2,PSGH3PO4(85%)Si3N4HF(49%):HNO3(65%):CH3COOH(100%)=2:15:5SiKOH(3%~50%)各向異向SiNH4OH:H2O2(30%):H2O=1:1:5HF(49%):H2O=1:100Ti,CoHF(49%):NH4F(40%)=1:10TiSi2CVD化學(xué)學(xué)氣相相沉積積是利用用熱能能、電電漿放放電或或紫外外光照照射等等化學(xué)學(xué)反應(yīng)應(yīng)的方方式，，在反反應(yīng)器器內(nèi)將將反應(yīng)應(yīng)物（（通常常為氣氣體））生成成固態(tài)態(tài)的生生成物物，并并在晶晶片表表面沉沉積形形成穩(wěn)穩(wěn)定固固態(tài)薄薄膜（（film）的的一種種沉積積技術(shù)術(shù)。CVD技術(shù)術(shù)是半半導(dǎo)體體IC制程程中運(yùn)運(yùn)用極極為廣廣泛的的薄膜膜形成成方法法，如如介電電材料料（dielectrics）、、導(dǎo)體體或半半導(dǎo)體體等薄薄膜材材料幾幾乎都都能用用CVD技技術(shù)完完成。?；瘜W(xué)氣氣相沉沉積CVD氣體氣體化學(xué)學(xué)氣氣相相沉沉積積技技術(shù)術(shù)常用的的CVD技術(shù)有有：(1)「常壓壓化學(xué)學(xué)氣相相沈積積（APCVD）」；；(2)「低壓壓化學(xué)學(xué)氣相相沈積積（LPCVD）」；；(3)「電漿漿輔助助化學(xué)學(xué)氣相相沈積積（PECVD）」較為常常見的的CVD薄膜包包括有有：■二氣化化硅（（通常常直接接稱為為氧化化層））■氮化硅硅■多晶硅硅■耐火金金屬與與這類類金屬屬之其其硅化化物物理氣氣相沈沈積（（PVD））主要是是一種種物理理制程程而非非化學(xué)學(xué)制程程。此此技術(shù)術(shù)一般般使用用氬等等鈍氣氣，藉藉由在在高真真空中中將氬氬離子子加速速以撞撞擊濺濺鍍靶靶材后后，可可將靶靶材原原子一一個(gè)個(gè)個(gè)濺擊擊出來來，并并使被被濺擊擊出來來的材材質(zhì)（（通常常為鋁鋁、鈦鈦或其其合金金）如如雪片片般沉沉積在在晶圓圓表面面。PVD以以真空空、測(cè)測(cè)射、、離子子化或或離子子束等等方法法使純純金屬屬揮發(fā)發(fā)，與與碳化化氫、、氮?dú)鈿獾葰鈿怏w作作用，，加熱熱至400～600℃（（約1～3小時(shí)時(shí)）後後，蒸蒸鍍碳碳化物物、氮氮化物物、氧氧化物物及硼硼化物物等1～10μμm厚厚之微微細(xì)粒粒狀薄薄膜，，PVD可可分為為三種種技術(shù)術(shù)：(1)蒸鍍鍍（Evaporation）；；(2)分分子束束磊晶晶成長(zhǎng)長(zhǎng)（MolecularBeamEpitaxy；；MBE））；(3)濺鍍鍍（Sputter）解離金屬電漿（淘淘氣鬼鬼）物物理氣相沉積技術(shù)解離金金屬電電漿是是最近近發(fā)展展出來來的物物理氣氣相沉沉積技技術(shù)，，它是是在目目標(biāo)區(qū)區(qū)與晶晶圓之之間，，利用用電漿漿，針針對(duì)從從目標(biāo)標(biāo)區(qū)濺濺擊出出來的的金屬屬原子子，在在其到到達(dá)晶晶圓之之前，，加以以離子子化。。離子子化這這些金金屬原原子的的目的的是，，讓這這些原原子帶帶有電電價(jià)，，進(jìn)而而使其其行進(jìn)進(jìn)方向向受到到控制制，讓讓這些些原子子得以以垂直直的方方向往往晶圓圓行進(jìn)進(jìn)，就就像電電漿蝕蝕刻及及化學(xué)學(xué)氣相相沉積積制程程。這這樣做做可以以讓這這些金金屬原原子針針對(duì)極極窄、、極深深的結(jié)結(jié)構(gòu)進(jìn)進(jìn)行溝溝填，，以形形成極極均勻勻的表表層，，尤其其是在在最底底層的的部份份。離子植植入（（IonImplant）離子植植入技技術(shù)可可將摻摻質(zhì)以以離子子型態(tài)態(tài)植入入半導(dǎo)導(dǎo)體組組件的的特定定區(qū)域域上，，以獲獲得精精確的的電子子特性性。這這些離離子必必須先先被加加速至至具有有足夠夠能量量與速速度，，以穿穿透（（植入入）薄薄膜，，到達(dá)達(dá)預(yù)定定的植植入深深度。。離子子植入入制程程可對(duì)對(duì)植入入?yún)^(qū)內(nèi)內(nèi)的摻摻質(zhì)濃濃度加加以精精密控控制。?；颈旧?，，此摻摻質(zhì)濃濃度（（劑量量）系系由離離子束束電流流（離離子束束內(nèi)之之總離離子數(shù)數(shù)）與與掃瞄瞄率（（晶圓圓通過過離子子束之之次數(shù)數(shù)）來來控制制，而而離子子植入入之深深度則則由離離子束束能量量之大大小來來決定定?；瘜W(xué)機(jī)械研磨技術(shù)化學(xué)機(jī)機(jī)械研研磨技技術(shù)（（化學(xué)學(xué)機(jī)器器磨光光，CMP）兼具具有研研磨性性物質(zhì)質(zhì)的機(jī)械式式研磨磨與酸堿堿溶液液的化學(xué)式式研磨磨兩種作作用，，可以以使晶晶圓表表面達(dá)達(dá)到全全面性性的平平坦化化，以以利后后續(xù)薄薄膜沉沉積之之進(jìn)行行。在CMP制程的的硬設(shè)設(shè)備中中，研研磨頭頭被用用來將將晶圓圓壓在在研磨磨墊上上并帶帶動(dòng)晶晶圓旋旋轉(zhuǎn)，，至于于研磨磨墊則則以相相反的的方向向旋轉(zhuǎn)轉(zhuǎn)。在在進(jìn)行行研磨磨時(shí)，，由研研磨顆顆粒所所構(gòu)成成的研研漿會(huì)會(huì)被置置于晶晶圓與與研磨磨墊間間。影影響CMP制程的變變量包括括有：研研磨頭所所施的壓壓力與晶晶圓的平平坦度、、晶圓與與研磨墊墊的旋轉(zhuǎn)轉(zhuǎn)速度、、研漿與與研磨顆顆粒的化化學(xué)成份份、溫度度、以及及研磨墊墊的材質(zhì)質(zhì)與磨損損性等等等。制程監(jiān)控量測(cè)芯片片內(nèi)次微微米電路路之微距距，以確確保制程程之正確確性。一一般而言言，只有有在微影影圖案（（照相平平版印刷刷的patterning）與后續(xù)續(xù)之蝕刻刻制程執(zhí)執(zhí)行后，，才會(huì)進(jìn)進(jìn)行微距距的量測(cè)測(cè)。光罩檢測(cè)測(cè)（Retical檢查）光罩是高高精密度度的石英英平板，，是用來來制作晶晶圓上電電子電路路圖像，，以利集集成電路路的制作作。光罩罩必須是是完美無無缺，才才能呈現(xiàn)現(xiàn)完整的的電路圖圖像，否否則不完完整的圖圖像會(huì)被被復(fù)制到到晶圓上上。光罩罩檢測(cè)機(jī)機(jī)臺(tái)則是是結(jié)合影影像掃描描技術(shù)與與先進(jìn)的的影像處處理技術(shù)術(shù)，捕捉捉圖像上上的缺失失。當(dāng)晶圓從從一個(gè)制制程往下下個(gè)制程程進(jìn)行時(shí)時(shí)，圖案案晶圓檢檢測(cè)系統(tǒng)統(tǒng)可用來來檢測(cè)出出晶圓上上是否有有瑕疵包包括有微微塵粒子子、斷線線、短路路、以及及其它各各式各樣樣的問題題。此外外，對(duì)已已印有電電路圖案案的圖案案晶圓成成品而言言，則需需要進(jìn)行行深次微微米范圍圍之瑕疵疵檢測(cè)。。一般來說說，圖案案晶圓檢檢測(cè)系統(tǒng)統(tǒng)系以白白光或雷雷射光來來照射晶晶圓表面面。再由由一或多多組偵測(cè)測(cè)器接收收自晶圓圓表面繞繞射出來來的光線線，并將將該影像像交由高高功能軟軟件進(jìn)行行底層圖圖案消除除，以辨辨識(shí)并發(fā)發(fā)現(xiàn)瑕疵疵。銅制程技技術(shù)在傳統(tǒng)鋁鋁金屬導(dǎo)導(dǎo)線無法法突破瓶瓶頸之情情況下，，經(jīng)過多多年的研研究發(fā)展展，銅導(dǎo)導(dǎo)線已經(jīng)經(jīng)開始成成為半導(dǎo)導(dǎo)體材料料的主流流，由于銅的的電阻值值比鋁還還小，因因此可在在較小的的面積上上承載較較大的電電流，讓廠商得得以生產(chǎn)產(chǎn)速度更更快、電電路更密密集，且且效能可可提升約約30-40％的芯片片。亦由由于銅的的抗電子子遷移（（電版移移民）能能力比鋁鋁好，因因此可減減輕其電電移作用用，提高高芯片的的可靠度度。在半半導(dǎo)體制制程設(shè)備備供貨商商中，只只有應(yīng)用用材料公公司能提提供完整整的銅制制程全方方位解決決方案與與技術(shù)，，包括薄薄膜沉積積、蝕刻刻、電化化學(xué)電鍍鍍及化學(xué)學(xué)機(jī)械研研磨等。。半導(dǎo)體制制造過程程後段（BackEnd）---后后工序構(gòu)裝（Packaging）：IC構(gòu)裝裝依使用用材料可可分為陶陶瓷（ceramic）及塑塑膠（plastic）兩種種，而目目前商業(yè)業(yè)應(yīng)用上上則以塑塑膠構(gòu)裝裝為主。。以塑膠膠構(gòu)裝中中打線接接合為例例，其步步驟依序序?yàn)榫懈睿ǎ╠iesaw）、、黏晶（（diemount/diebond））、銲線線（wirebond）、、封膠（（mold）、、剪切/成形（（trim/form））、印字字（mark））、電鍍鍍（plating））及檢驗(yàn)驗(yàn)（inspection））等。測(cè)試制程程（InitialTestandFinalTest）1晶片片切割（（DieSaw）晶片切割割之目的的為將前前製程加加工完成成之晶圓圓上一顆顆顆之晶晶粒（（die）切割割分離。。舉例來說說：以0.2微米制程程技術(shù)生生產(chǎn)，每每片八寸寸晶圓上上可制作作近六百百顆以上上的64M微量。欲進(jìn)行晶晶片切割割，首先先必須進(jìn)進(jìn)行晶晶圓黏片片，而後後再送至至晶片切切割機(jī)上上進(jìn)行切切割。切切割完後後之晶粒粒井然有有序排列列於膠帶帶上，而而框架的的支撐避避免了膠膠帶的的皺摺與與晶粒之之相互碰碰撞。2黏晶（（DieBond））黏晶之目目的乃將將一顆顆顆之晶粒粒置於導(dǎo)導(dǎo)線架上上並以銀銀膠（epoxy）黏黏著固定定。黏晶晶完成後後之導(dǎo)線線架則經(jīng)經(jīng)由傳輸輸設(shè)備備送至彈彈匣（magazine）內(nèi)內(nèi)，以送送至下一一製程進(jìn)進(jìn)行銲線線。3銲線（（WireBond）IC構(gòu)裝裝製程（（Packaging）則是是利用塑塑膠或陶陶瓷包裝裝晶粒與與配線以以成積體體電路（（IntegratedCircuit；簡(jiǎn)稱稱IC）），此製製程的目目的是為為了製造造出所生生產(chǎn)的電電路的保保護(hù)層，，避免電電路受到到機(jī)械性性刮傷或或是高溫溫破壞。。最後整整個(gè)積體體電路的的周圍會(huì)會(huì)向外外拉出腳腳架（Pin）），稱之之為打線線，作為為與外界界電路板板連接之之用。4封膠（（Mold）封膠之主主要目的的為防止止?jié)駳庥捎赏獠壳智秩搿⒁砸詸C(jī)械方方式支持持導(dǎo)線線、內(nèi)部部產(chǎn)生熱熱量之去去除及提提供能夠夠手持之之形體。。其過程程為將導(dǎo)導(dǎo)線架置置於框架架上並預(yù)預(yù)熱，再再將框架架置於壓壓模機(jī)上上的構(gòu)裝裝模上，，再以樹樹脂充填填並待硬硬化。5剪切/成形（（Trim/Form）剪切之目目的為將將導(dǎo)線架架上構(gòu)裝裝完成之之晶粒獨(dú)獨(dú)立分開開，並把把不需需要的連連接用材材料及部部份凸出出之樹脂脂切除（（dejunk）。成成形之目目的則是是將外引引腳壓成成各種預(yù)預(yù)先設(shè)計(jì)計(jì)好之形形狀，，以便於於裝置於於電路版版上使用用。剪切切與成形形主要由由一部衝衝壓機(jī)配配上多套套不同製製程之模模具，加加上進(jìn)料料及出料料機(jī)構(gòu)所所組成成。6印字（（Mark）印字乃將將字體印印於構(gòu)裝裝完的膠膠體之上上，其目目的在於於註明商商品之之規(guī)格及及製造者者等資訊訊。7檢驗(yàn)（（Inspection）晶片切割割之目的的為將前前製程加加工完成成之晶圓圓上一顆顆顆之檢檢驗(yàn)之之目的為為確定構(gòu)構(gòu)裝完成成之產(chǎn)品品是否合合於使用用。其中中項(xiàng)目包包括諸如如：外引引腳之平平整性、、共面度度、腳距距、印字字是否否清晰及及膠體是是否有損損傷等的的外觀檢檢驗(yàn)。8封裝裝制程處理理的最后后一道手手續(xù)，通通常還包包含了打打線的過過程。以以金線連連接芯片片與導(dǎo)線架的線線路，再再封裝絕絕緣的塑塑料或陶陶瓷外殼殼，并測(cè)測(cè)試集成成電路功功能是否否正常。。硅器件失失效機(jī)理理1氧化化層失效效：針孔孔、熱電電子效應(yīng)應(yīng)2層間間分離：：AL-Si、、Cu-Si合合金與襯襯底熱膨膨脹系數(shù)數(shù)不匹配配。3金屬屬互連及及應(yīng)力空空洞4機(jī)械械應(yīng)力5電過過應(yīng)力/靜電積積累6LATCH-UP7離子子污染典型的測(cè)測(cè)試和檢檢驗(yàn)過程程1。芯片片測(cè)試（（wafersort）2。芯片片目檢（（dievisual）3。芯片片粘貼測(cè)測(cè)試（dieattach）4。壓焊焊強(qiáng)度測(cè)測(cè)試（leadbondstrength））5。穩(wěn)定定性烘焙焙（stabilizationbake）6。溫度度循環(huán)測(cè)測(cè)試（temperaturecycle）8。離離心測(cè)試試（constantacceleration）9。滲漏漏測(cè)試（（leaktest）10。高高低溫電電測(cè)試11。高高溫老化化（burn-in））12。老老化后測(cè)測(cè)試（post-burn-inelectricaltest）芯片封裝裝介紹一、DIP雙列直插插式封裝裝DIP(DualIn－linePackage)絕大多數(shù)數(shù)中小規(guī)規(guī)模集成成電路(IC)其引腳數(shù)數(shù)一般不不超過100個(gè)。DIP封裝具有有以下特特點(diǎn)：1.適合在PCB(印刷電路路板)上穿孔焊焊接，操操作方便便。2.芯片面積積與封裝裝面積之之間的比比值較大大，故體體積也較較大。Intel系列CPU中8088就采用這這種封裝裝形式，，緩存(Cache)和早期的的內(nèi)存芯芯片也是是這種封封裝形式式。Through-HoleAxial&RadialDIP(雙列式插插件)Use(用途):Dual-Inline-PackageClassletter(代號(hào)):DependValueCode(單位符號(hào)號(hào)):MakingoncomponentTolerance(誤差):NoneOrientation(方向性):DotornotchPolarity(極性):NoneThrough-HoleAxial&RadialSIP(單列式插件件)Use(用途):Single-Inline-PackageforresistornetworkordiodearraysClassletter(代號(hào)):RP,RNforresistornetwork,DorCRfordiodearray.ValueCode(單位符號(hào)):Valuemaybemarkedoncomponentinthefollowingway.E.g.8x2kmarkingforeight2Kresistorsinoneresistornetwork.Tolerance(誤差):NoneOrientation(方向性):Dot,bandornumberindicatepin1Polarity(極性):NoneSurfaceMountComponent(表面帖裝元元件)SOICSOSOLSOJVSOPSSOPQSOPTSOPDescriptionSmallOutlineICSmallOutlineSmallOutline,LargeSmallOutlineJ-LeadVerySmallOutlinePackageShrinkSmallOutlinePackageQuarterSmallOutlinePackageThinSmallOutlinePackage#ofPins8-568-1616-3216-4032-568-3020-5620-56BodyWidthVarious156mils(3.97mm)300-400mils(6.63-12.2mm)300-400mils(6.63-12.2mm)300mils(6.63mm)208mils(5.3mm)156mils(3.97mm)208mils(5.3mm)LeadTypeGull-wing,J-leadGull-wingGull-wingJ-LeadGull-wingGull-wingGull-wingGull-wingLeadPitch20to50mils50mils(1.27mm)50mils(1.27mm)50mils(1.27mm)25mils(0.65mm)25mils(0.65mm)25mils(0.65mm)20mils(0.5mm)SurfaceMountComponent(表面帖裝元元件)PLCCDescription:SmallOutlineIntegratedCircuit(SOIC)Classletter: U,IC,AR,C,Q,RLeadType:J-lead#ofPins:20-84(Upto100+)BodyType: PlasticLeadPitch:50mils(1.27mm)Orientation:Dot,notch,stripeindicatepin1andleadcountscounterclockwise.SurfaceMountComponent(表面帖裝元元件)MELF(金屬電極表表面連接元元件)Description(描述):MetalElectrodeFace(MELF)havemetallizedterminalscylindricalbody.MELFcomponentincludeZenerdiodes,Resistors,Capacitors,andInductors.Classletter: DependsoncomponenttypeValueRange:DependsoncomponenttypeTolerance:DependsoncomponenttypeOrientation:BypolarityPolarity: Capacitorshaveabeveledanodeend.Diodeshaveabandatthecathodeend.二、QFP塑料方型扁扁平式封裝裝和PFP塑料扁平組組件式封裝裝QFP（PlasticQuadFlatPackage）封裝的芯芯片引腳之之間距離很很小，管腳腳很細(xì)，一一般大規(guī)模模或超大型型集成電路路都采用這這種封裝形形式，其引引腳數(shù)一般般在100個(gè)以上。用用這種形式式封裝的芯芯片必須采采用SMD（表面安裝裝設(shè)備技術(shù)術(shù)）將芯片片與主板焊焊接起來。。采用SMD安裝的芯片片不必在主主板上打孔孔，一般在在主板表面面上有設(shè)計(jì)計(jì)好的相應(yīng)應(yīng)管腳的焊焊點(diǎn)。將芯芯片各腳對(duì)對(duì)準(zhǔn)相應(yīng)的的焊點(diǎn)，即即可實(shí)現(xiàn)與與主板的焊焊接。用這這種方法焊焊上去的芯芯片，如果果不用專用用工具是很很難拆卸下下來的。PFP（PlasticFlatPackage）方式封裝裝的芯片與與QFP方式基本相相同。唯一一的區(qū)別是是QFP一般為正方方形，而PFP既可以是正正方形，也也可以是長(zhǎng)長(zhǎng)方形。QFP/PFP封裝具有以以下特點(diǎn)：：SurfaceMountComponentPQFPDescription:PlasticQuadFlatPackClassletter: U,IC,AR,C,Q,RLeadType:Gull-wing#ofPins:44andupBodyType: PlasticLeadPitch:12mils(0.3mm)to25.6mils(0.65mm)Orientation:Dot,notch,stripeindicatepin1andleadcountscounterclockwise.SurfaceMountComponentQFP(MQFP)Description:QuadFlatPack(QFP),MetricQFP(MQFP)Classletter: U,IC,AR,C,Q,RLeadType:Gull-wing#ofPins:44andupBodyType: Plastic(Alsometalandceramic)LeadPitch:12mils(0.3mm)to25.6mils(0.65mm)Orientation:Dot,notch,stripeindicatepin1andleadcountscounterclockwise.BGA球柵陣列封封裝當(dāng)IC的頻率超過過100MHz時(shí)，傳統(tǒng)封封裝方式可可能會(huì)產(chǎn)生生所謂的“CrossTalk”現(xiàn)象，而且且當(dāng)IC的管腳數(shù)大大于208Pin時(shí)，傳統(tǒng)的的封裝方式式有其困難難度。三、PGA插針網(wǎng)格陣陣列封裝PGA(PinGridArrayPackage)芯片封裝形形式在芯片片的內(nèi)外有有多個(gè)方陣陣形的插針針，每個(gè)方方陣形插針針沿芯片的的四周間隔隔一定距離離排列。根根據(jù)引腳數(shù)數(shù)目的多少少，可以圍圍成2-5圈。安裝時(shí)時(shí)，將芯片片插入專門門的PGA插座座。。為為使使CPU能夠夠更更方方便便地地安安裝裝和和拆拆卸卸，，從從486芯片片開開始始，，出出現(xiàn)現(xiàn)一一種種名名為為ZIF的CPU插座座，，專專門門用用來來滿滿足足PGA封裝裝的的CPU在安安裝裝和和拆拆卸卸上上的的要要求求。。ZIF(ZeroInsertionForceSocket)是指指零零插插拔拔力力的的插插座座。。把把這這種種插插座座上上的的扳扳手手輕輕輕輕抬抬起起，，CPU就可可很很容容易易、、輕輕松松地地插插入入插插座座中中。。然然后后將將扳扳手手壓壓回回原原處處，，利利用用插插座座本本身身的的特特殊殊結(jié)結(jié)構(gòu)構(gòu)生生成成的的擠擠壓壓力力，，將將CPU的引引腳腳與與插插座座牢牢牢牢地地接接觸觸，，絕絕對(duì)對(duì)不不存存在在接接觸觸不不良良的的問問題題。。而而拆拆卸卸CPU芯片片只只需需將將插插座座的的扳扳手手輕輕輕輕抬抬起起，，則則壓壓力力解解除除，，CPU芯片片即即可可輕輕松松取取出出。。PGA封裝裝具具有有以以下下特特點(diǎn)點(diǎn)：：1.插拔拔操操作作更更方方便便，，可可靠靠性性高高。。2.可適適應(yīng)應(yīng)更更高高的的頻頻率率。。四、、SurfaceMountComponentBGADescription:BallGridArray:PBGA––PlasticBGA,TBGA––TapBGA,CBGA––CeramicBGA,CCGA––CeramicColumnGrillArrayClassletter:U,IC,AR,C,Q,RLeadType:BallGrid(ColumnGrillforCCGA)#ofPins:25-625BodyType:Plastic,metalorceramicLeadPitch:1.5mmto1.27mm(50mils)Orientation:Dot,notch,stripeindicatepin1andleadcountscounterclockwise.63Sn-37PbPBGAPlasticSubstrateCCGACeramicSubstrate90Sn-10Pb五、、CSP芯片片尺尺寸寸封封裝裝隨著著全全球球電電子子產(chǎn)產(chǎn)品品個(gè)個(gè)性性化化、、輕輕巧巧化化的的需需求求蔚蔚為為風(fēng)風(fēng)潮潮，，封封裝裝技技術(shù)術(shù)已已進(jìn)進(jìn)步步到到CSP(ChipSizePackage)。它它減減小小了了芯芯片片封封裝裝外外形形的的尺尺寸寸，，做做到到裸裸芯芯片片尺尺寸寸有有多多大大，，封封裝裝尺尺寸寸就就有有多多大大。。即即封封裝裝后