硬件EMC設(shè)計(jì)規(guī)范1-華為內(nèi)部資料

本規(guī)范只簡(jiǎn)紹EMC的主要原則與結(jié)論，為硬件工程師們?cè)陂_(kāi)發(fā)設(shè)計(jì)中拋磚引玉。電磁干擾的三要素是干擾源、干擾傳輸途徑、干擾接收器。EMC就圍繞這些問(wèn)題進(jìn)行研究。最基本的干擾抑制技術(shù)是屏蔽、濾波、接地。它們主要用來(lái)切斷干擾的傳輸途徑。廣義的電磁兼容控制技術(shù)包括抑制干擾源的發(fā)射和提高干擾接收器的敏感度，但已延伸到其他學(xué)科領(lǐng)域。本規(guī)范重點(diǎn)在單板的EMC設(shè)計(jì)上，附帶一些必須的EMC知識(shí)及法則。在印制電路板設(shè)計(jì)階段對(duì)電磁兼容考慮將減少電路在樣機(jī)中發(fā)生電磁干擾。問(wèn)題的種類包括公共阻抗耦合、串?dāng)_、高頻載流導(dǎo)線產(chǎn)生的輻射和通過(guò)由互連布線和印制線形成的回路拾取噪聲等。在高速邏輯電路里，這類問(wèn)題特別脆弱，原因很多：1、電源與地線的阻抗隨頻率增加而增加，公共阻抗耦合的發(fā)生比較頻繁;2、信號(hào)頻率較高，通過(guò)寄生電容耦合到布線較有效，串?dāng)_發(fā)生更容易；3、信號(hào)回路尺寸與時(shí)鐘頻率及其諧波的波長(zhǎng)相比擬，輻射更加顯著。4、引起信號(hào)線路反射的阻抗不匹配問(wèn)題。一、總體概念及考慮1、五一五規(guī)則，即時(shí)鐘頻率到采用多層板。1、五一五規(guī)則，即時(shí)鐘頻率到采用多層板。5MHz或脈沖上升時(shí)間小于5ns,則PCB板須2、不同電源平面不能重疊。3、公共阻抗耦合問(wèn)題。模型://'Nl_2+"h+1：VN1=I2ZG為電源I2流經(jīng)地平面阻抗ZG而在1號(hào)電路感應(yīng)的噪聲電壓。由于地平面電流可能由多個(gè)源產(chǎn)生，感應(yīng)噪聲可能高過(guò)模電的靈敏度或數(shù)電的抗擾度。解決辦法：①模擬與數(shù)字電路應(yīng)有各自的回路，最后單點(diǎn)接地；②電源線與回線越寬越好；③縮短印制線長(zhǎng)度；④電源分配系統(tǒng)去耦。4、減小環(huán)路面積及兩環(huán)路的交鏈面積。5、一個(gè)重要思想是：PCB上的EMC主要取決于直流電源線的Z0

LVAAA7CC-8,好的濾波，L-0,減小發(fā)射及敏感。C3771dw)(Zir七」7如果＜0.1Q極好二、布局下面是電路板布局準(zhǔn)則:T叫孔葭口電訪林21蚯KlttfiltO1、晶振盡可能靠近處理器2、模擬電路與數(shù)字電路占不同的區(qū)域3、高頻放在PCB板的邊緣，并逐層排列4、用地填充空著的區(qū)域三、布線

1、電源線與回線盡可能靠近，最好的方法各走一面。2、為模擬電路提供一條零伏回線，信號(hào)線與回程線數(shù)目之比小于3、針對(duì)長(zhǎng)平行走線的串?dāng)_，增加其間距或在走線之間加一根零伏線。4、手工時(shí)鐘布線，遠(yuǎn)離I/O電路，可考慮加專用信號(hào)回程線。5、關(guān)鍵線路如復(fù)位線等接近地回線。6、為使串?dāng)_減至最小，采用雙面#字型布線。7、高速線避免走直角。8、強(qiáng)弱信號(hào)線分開(kāi)。四、屏蔽1、屏蔽模型高頻射頻屏蔽的關(guān)鍵是反射，吸收是低頻磁場(chǎng)屏蔽的關(guān)鍵機(jī)理。2、工作頻率低于1MHz時(shí)，噪聲一般由電場(chǎng)或磁場(chǎng)引起，（磁場(chǎng)引起的干擾一般在幾百赫茲以內(nèi)），1MHz以上，考慮電磁干擾。單板上的屏蔽實(shí)體包括變壓器、傳感器、放大器、DC/DC模塊等。更大的涉及單板間、子架、機(jī)架的屏蔽。3、靜電屏蔽不要求屏蔽體是封閉的，只要求高電導(dǎo)率材料和接地兩點(diǎn)。電磁屏蔽不要求接地，但要求感應(yīng)電流在上有通路，故必須閉合。磁屏蔽要求高磁導(dǎo)率的材料做封閉的屏蔽體，為了讓渦流產(chǎn)生的磁通和干擾產(chǎn)生的磁通相消達(dá)到吸收的目的，對(duì)材料有厚度的要求。高頻情況下，三者可以統(tǒng)一，即用高電導(dǎo)率材料（如銅）封閉并接地。4、對(duì)低頻，高電導(dǎo)率的材料吸收衰減少，對(duì)磁場(chǎng)屏蔽效果不好，需采用高磁導(dǎo)率的材料（如鍍鋅鐵）。5、磁場(chǎng)屏蔽還取決于厚度、幾何形狀、孔洞的最大線性尺寸。6、磁耦合感應(yīng)的噪聲電壓UN=jwB.A.cos卜jwM.I1,（A為電路2閉合環(huán)路時(shí)面積；B為磁通密度；M為互感；I1為干擾電路的電流。）降低噪聲電壓，有兩個(gè)途徑，對(duì)接收電路而言，B、A和COS必須減?。粚?duì)干擾源而言，M和I1必須減小。雙絞線是個(gè)很好例子。它大大減小電路的環(huán)路面積，并同時(shí)在絞合的另一根芯線上產(chǎn)生相反的電動(dòng)勢(shì)。7、防止電磁泄露的經(jīng)驗(yàn)公式：縫隙尺寸＜入min/2Q好的電纜屏蔽層覆視率應(yīng)為70%以上。五、接地1、300KHz以下一般單點(diǎn)接地，以上多點(diǎn)接地，混合接地頻率范圍50KHz10MHzo另一種分法是：＜0.05人單點(diǎn)接地；＞0.15人多點(diǎn)接地。2、好的接地方式：樹(shù)形接地

多點(diǎn)接地。多級(jí)電路的接地選擇靠近低電平端，并按信號(hào)由小到大逐步移動(dòng)的原則。單點(diǎn)接地3、信號(hào)電路屏蔽罩的接地。接地點(diǎn)選在放大器等輸出端的地線上。4、對(duì)電纜屏蔽層，L<0.15那寸，一般均在輸出端單點(diǎn)接地。L>0.15人時(shí)，則采用多點(diǎn)接地，一般屏蔽層按0.05人或0.1人間隔接地?；旌辖拥貢r(shí)，一端屏蔽層接地，一端通過(guò)電容接地。5、對(duì)于射頻電路接地，要求接地線盡量要短或者根本不用接線而實(shí)現(xiàn)接地。最好的接地線是扁平銅編織帶。當(dāng)?shù)鼐€長(zhǎng)度是人/4波長(zhǎng)的奇數(shù)倍時(shí)，阻抗會(huì)很高，同時(shí)相當(dāng)人/4天線，向外輻射干擾信號(hào)。6、單板內(nèi)數(shù)字地、模擬地有多個(gè)，只允許提供一個(gè)共地點(diǎn)。7、接地還包括應(yīng)當(dāng)用導(dǎo)線作電源回線、搭接等內(nèi)容。六、濾波1、選擇EMI信號(hào)濾波器濾除導(dǎo)線上工作不需要的高頻干擾成份，解決高頻電磁輻射與接收干擾。它要保證良好接地。分線路板安裝濾波器、貫通濾波器、連接器濾波器。從電路形式分，有單電容型、單電感型、L型、無(wú)型。無(wú)型濾波器通帶到阻帶的過(guò)渡性能最好，最能保證工作信號(hào)質(zhì)量。一個(gè)典型信號(hào)的頻譜:

2、選擇交直流電源濾波器抑制內(nèi)外電源線上的傳導(dǎo)和輻射干擾，既防止EMI進(jìn)入電網(wǎng)，危害其它電路，又保護(hù)設(shè)備自身它不衰減工頻功率。DM（差摸）干擾在頻率<1MHz時(shí)占主導(dǎo)地位。CM在>1MHz時(shí)，占主導(dǎo)地位。3、使用鐵氧體磁珠安裝在元件的引線上，用作高頻電路的去耦，濾波以及寄生振蕩的抑制。4、盡可能對(duì)芯片的電源去耦（1-100nF）,對(duì)進(jìn)入板極的直流電源及穩(wěn)壓器和DC/DC轉(zhuǎn)換器的輸出進(jìn)行濾波（uF）。Cmin?^AIAtZAVmaxAVmax一般取2%的干擾電平。

注意減小電容引線電感，提高諧振頻率，高頻應(yīng)用時(shí)甚至可以采取四芯電容。電容的選取是非常講究的問(wèn)題，也是單板MC控制的手段。七、其它單板的干擾抑制涉及的面很廣，從傳輸線的阻抗匹配到元器件的EMC控制，從生產(chǎn)工藝到扎線方法，從編碼技術(shù)到軟件抗干擾等。一個(gè)機(jī)器的孕育及誕生實(shí)際上是EMC工程。最主要需要工程師們?cè)O(shè)計(jì)中注入EMC意識(shí)1、EMC既述EMCt語(yǔ)、EMCM驗(yàn)項(xiàng)目、EM威試標(biāo)準(zhǔn)、EMCU證(CEFCC3C)2、輻射發(fā)射RE基本設(shè)計(jì)方法輻射發(fā)射原理、差模輻射和共模輻射模型、共模輻射場(chǎng)強(qiáng)計(jì)算公式、差模輻射場(chǎng)強(qiáng)計(jì)算公式、減小共模和差模干擾關(guān)鍵、EMGE要素、RE整改：電纜(信號(hào)/電源)是否超標(biāo)、結(jié)構(gòu)屏蔽是否致超標(biāo)、單板是否致超標(biāo)。信號(hào)電纜電纜輻射原理、同軸電纜設(shè)計(jì)、平衡電纜設(shè)計(jì)、USB電纜設(shè)計(jì)、屏蔽電纜轉(zhuǎn)接介質(zhì)、屏蔽線進(jìn)出屏蔽體設(shè)計(jì)。結(jié)構(gòu)屏蔽設(shè)計(jì)如何進(jìn)行縫隙的屏蔽設(shè)計(jì)、信號(hào)線進(jìn)出屏蔽體設(shè)計(jì)、屏蔽機(jī)箱設(shè)計(jì)、屏蔽搭接設(shè)計(jì)案例。接口濾波接口濾波、濾波器設(shè)計(jì)、電源接口濾波電路、接口濾波器件參數(shù)調(diào)整、一般信號(hào)接口濾波設(shè)計(jì)、電源接口濾波設(shè)計(jì)。EMI預(yù)防性設(shè)計(jì)單板濾波設(shè)計(jì)、晶振電源濾波電路、時(shí)鐘輸出匹配濾波設(shè)計(jì)、總線信號(hào)輸出匹配濾波設(shè)計(jì)、主芯片電源濾波設(shè)計(jì)。電路板級(jí)EMC^計(jì)走線減小環(huán)路、接口地處理、濾波器前后走線、改善晶振布線、雙面單板設(shè)計(jì)。其它設(shè)計(jì)方法導(dǎo)發(fā)射CE傳導(dǎo)干擾源頭分析差模干擾的測(cè)試原理、共模干擾的測(cè)試原理、開(kāi)關(guān)電源產(chǎn)生電磁干擾點(diǎn)、如何定位差模和共模干擾。傳導(dǎo)耦合途徑分析差模噪聲耦合途徑、共模發(fā)射由分布參數(shù)形成耦合途徑、分布電容。傳導(dǎo)發(fā)射整改方法對(duì)干擾源的抑制、傳導(dǎo)差模噪聲的抑制方法、傳導(dǎo)共模噪聲的抑制方法。4、靜電抗擾度ESDESD基本知識(shí)ESD易損值、電磁脈沖效應(yīng)。ESD易損值、電磁脈沖效應(yīng)。常見(jiàn)靜電整改器件常見(jiàn)靜電整改器件、TVS管原理、壓敏電阻。靜電問(wèn)題整改思路靜電試驗(yàn)介紹、靜電放電的傳導(dǎo)方式、靜電的強(qiáng)電場(chǎng)效應(yīng)、靜電放電的發(fā)射方式。靜電問(wèn)題整改思路空氣放電問(wèn)題定位空氣放電的定位、結(jié)構(gòu)處理、關(guān)鍵電路處理、PCB布線處理、軟件處理、鍵盤空氣放電ESD問(wèn)題定位。接觸放電問(wèn)題定位器件設(shè)計(jì)注意、器件PCM局設(shè)計(jì)注意、敏感電路局部屏蔽處理。5、電快速瞬變脈沖群EFT干擾現(xiàn)象介紹電快速瞬變脈沖群的起因、容易出現(xiàn)問(wèn)題場(chǎng)合、干擾的特點(diǎn)。EFT干擾機(jī)理分析信號(hào)發(fā)生器電路、EFT信號(hào)波形、EFT干擾成分、EFT干擾耦合途徑、EFT干擾與分布參數(shù)、EFT機(jī)理。EFT干擾整改思路干擾信號(hào)的耦合、干擾性質(zhì)、解決思路。EFT干擾整改常用器件磁環(huán)、電容、共模電感、其他器件。6、測(cè)試儀器與工具探頭介紹、簡(jiǎn)易探頭實(shí)物、探頭的種類、使用磁場(chǎng)探頭進(jìn)行結(jié)構(gòu)縫隙泄漏