2021年廣東工商職業(yè)技術(shù)大學(xué)計(jì)算機(jī)應(yīng)用技術(shù)專(zhuān)業(yè)《計(jì)算機(jī)組成原理》科目期末試卷B(有答案)

2021年廣東工商職業(yè)技術(shù)大學(xué)計(jì)算機(jī)應(yīng)用技術(shù)專(zhuān)業(yè)《計(jì)算機(jī)組成原理》科目期末試卷B（有答案）一、選擇題1、存儲(chǔ)器采用部分譯碼法片選時(shí)，（）。不需要地址譯碼器C.會(huì)產(chǎn)生地址重疊D.CPU的地址線全參與譯碼2、局部性原理是一個(gè)持久的概念，對(duì)硬件和軟件系統(tǒng)的設(shè)計(jì)和性能都有著極大的影響。局部性通常有兩種不同的形式：時(shí)間局部性和空間局部性。程序員是否編寫(xiě)出高速緩存友好的代碼，就取決于這兩方面的問(wèn)題。對(duì)于下面這個(gè)函數(shù)，說(shuō)法正確的是（）。intsumvec(intv[N]){inti,sum=0;for(i=0;i<N;i++)sum+=v[i]eturnsum;}isum，循環(huán)體具有良好的空間局部性i、sumv[N]，循環(huán)體具有良好的空間局部性isum，循環(huán)體具有良好的時(shí)間局部性isumv[N]23、在補(bǔ)碼加減交替除法中，參加操作的數(shù)和商符分別是（）。A.絕對(duì)值的補(bǔ)碼在形成商值的過(guò)程中自動(dòng)形成B.補(bǔ)碼在形成商值的過(guò)程中自動(dòng)形成C.補(bǔ)碼由兩數(shù)符號(hào)位“異或”形成D.絕對(duì)值的補(bǔ)碼由兩數(shù)符號(hào)位“異或”形成4、組成一個(gè)運(yùn)算器需要多個(gè)部件，但下面所列（）不是組成運(yùn)算器的部件。A.通用寄存器組B.數(shù)據(jù)總線C.ALUD.地址寄存器5、假定變量i、f、d的數(shù)據(jù)類(lèi)型分別為int、float、double（int用補(bǔ)碼表示，float和double用IEEE754標(biāo)準(zhǔn)中的單精度和雙精度浮點(diǎn)數(shù)據(jù)格式表示），已知i=785，f-l.5678e3，d=1.5el00，若在32位機(jī)器中執(zhí)行下列關(guān)系表達(dá)式，則結(jié)果為真的是（）。I.i==（int）（float）i IⅡ.f==（float）（double）f Ⅳ.（d+f）-d=fIⅡIⅢC.僅、ⅢD.僅Ⅲ、6、某機(jī)器I/O設(shè)備采用異步串行傳送方式傳送字符信息，字符信息格式為1位起始位、811640數(shù)據(jù)傳輸率應(yīng)為（）。A.640b/s B.640B/s C.6400B/s D.6400b/s7、下列關(guān)于同步總線的說(shuō)法中，正確的有（）。I.同步總線一般按最慢的部件來(lái)設(shè)置公共時(shí)鐘II.同步總線一般不能很長(zhǎng)同步總線一般采用應(yīng)答方式進(jìn)行通信通常，CPU內(nèi)部總線、處理器總線等采用同步總線A.I，II B.I，II，IV C.III，IV D.II，III，IV8、程序P在機(jī)器M上的執(zhí)行時(shí)間是20s，編譯優(yōu)化后，P執(zhí)行的指令數(shù)減少到原來(lái)的70%CPl1.2倍，則P在M上的執(zhí)行時(shí)間是（）。A.8.4s B.11.7s C.14s D.16.8s9、只有當(dāng)程序要執(zhí)行時(shí)，它才會(huì)去將源程序翻譯成機(jī)器語(yǔ)言，而且一次只能讀取、翻譯并執(zhí)行源程序中的一行語(yǔ)句，此程序稱(chēng)為（）。A.目標(biāo)程序 B.編譯程序 解釋程序 匯編程序10、在微程序控制器中，微程序的入口微地址是通過(guò)（）得到的。A.程序計(jì)數(shù)器PCB.前條微指令C.PC+1D.指令操作碼映射11、在計(jì)算機(jī)體系結(jié)構(gòu)中，CPU內(nèi)部包括程序計(jì)數(shù)器（PC）、存儲(chǔ)器數(shù)據(jù)寄存器（MDR）、指令寄存器（IR）和存儲(chǔ)器地址寄存器（MAR）等。若CPU要執(zhí)行的指令為MOVRO，#100（即將數(shù)值100傳送到寄存器R0中），則CPU首先要完成的操作是（）。A.100RO B.100→MDR C.PC→MAR D.PC→IR12、執(zhí)行操作的數(shù)據(jù)不可能來(lái)（）。A.寄存器 B.指令本身 控制存儲(chǔ)器 存儲(chǔ)器13、某計(jì)算機(jī)按字節(jié)編址，指令字長(zhǎng)固定且只有兩種指令格式，其中三地址指令29條，二地址指令107條，每個(gè)地址字段為6位，則指令字長(zhǎng)至少應(yīng)該是（）。A.24位 B.26位 C.28位 D.32位14、在DMA傳送方式中，發(fā)出DMA請(qǐng)求的是（）。A.外部設(shè)備B.DMAC.CPU主存15、下列操作中，不屬于“中斷隱指令”所完成的是（）。I.關(guān)中斷II.開(kāi)中斷III.保護(hù)現(xiàn)場(chǎng)IV.保存斷點(diǎn)V.將中斷服務(wù)程序首地址送PCA.I，II B.II，III，V C.II，III D.III，V二、填空題16、RISC機(jī)器一定但后者不一定是RISC機(jī)器，奔騰機(jī)屬機(jī)器17、存儲(chǔ)器和CPU連接時(shí)，要完的連接的連接和 的連接，方能常工作。18、PCI總線采仲裁方式，每一個(gè)PCI設(shè)備都有獨(dú)立的總線請(qǐng)求和總線授權(quán)兩信號(hào)線與 相連。19、不同機(jī)器有不同RISC指令系統(tǒng)指令系統(tǒng)的改進(jìn)。20、字節(jié)多路通道可允許多個(gè)設(shè)備進(jìn)型操作，數(shù)據(jù)傳送單位 21、主存儲(chǔ)器容量通常以MB表示，其中M= ，B= 硬盤(pán)容量通常以GB表示其中G= .22、堆棧是一種特殊尋址方式，它采原理。按構(gòu)造不同，分為寄存堆棧和 堆棧。23、數(shù)組多路通道允個(gè)設(shè)備進(jìn)行 型操作，數(shù)據(jù)傳送單位 24、尋址方式按操作數(shù)的物理位置不同，多使型和 型，前者比后者行速度快。25、堆棧是一種特殊的數(shù)據(jù)尋址方式，它采原理。按結(jié)構(gòu)不同，分 堆棧和 堆棧。三、名詞解釋題26、主存：27、字段直接編碼：28、固件：29、串行傳輸：四、簡(jiǎn)答題30、比較選擇型DMA控制器與多路型DMA控制器？31、以DMA方式實(shí)現(xiàn)傳送，大致可分為哪幾個(gè)階段？32、半導(dǎo)體存儲(chǔ)器芯片的譯碼驅(qū)動(dòng)方式有幾種？33、說(shuō)明計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)。五、計(jì)算題34、假設(shè)磁盤(pán)存儲(chǔ)器轉(zhuǎn)速為3000r/min，分8個(gè)扇區(qū)，每扇區(qū)存儲(chǔ)1KB，主存與磁盤(pán)存儲(chǔ)器數(shù)據(jù)傳送的寬度為16位（即每次傳送16位）。假設(shè)一條指令最長(zhǎng)執(zhí)行時(shí)間為25s。試問(wèn)：是否可采用一條指令執(zhí)行結(jié)束時(shí)響應(yīng)DMA請(qǐng)求的方案，為什么？若不行，應(yīng)采用什么方案？35、設(shè)有主頻24MHz的CPU，平均每條指令的執(zhí)行時(shí)間為兩個(gè)機(jī)器周期，每個(gè)機(jī)器周期由兩個(gè)時(shí)鐘周期組成，試求：機(jī)器的工作速度。解：36、某Cache采用全相聯(lián)映射，且此Cache有16塊，每塊8個(gè)字，主存容量為216個(gè)字（按字尋址），Cache開(kāi)始為空。Cache存取時(shí)間為40ns；主存與Cache間傳送8個(gè)字需要lus。計(jì)算Cache地址中標(biāo)記位數(shù)和塊內(nèi)地址位數(shù)。程序首先訪問(wèn)主存單元20，21，22，…，45，然后重復(fù)訪問(wèn)主存單元28，29，30，…，45四次（假設(shè)沒(méi)有命中Cache，將主存對(duì)應(yīng)塊一次全部讀入Cache中，且第一塊從0開(kāi)始計(jì)數(shù)），試計(jì)算Cache的命中率。計(jì)算上述程序總的存取時(shí)間。六、綜合題37、下圖為由8片2114芯片構(gòu)成的4K×8位的存儲(chǔ)器，與8位的一個(gè)微處理器相連，2114芯片為lK×4位的靜態(tài)RAM芯片。試問(wèn)：1）每一組芯片組的地址范圍和地址線數(shù)目。2）4KB的RAM尋址范圍是多少？3）存儲(chǔ)器有沒(méi)有地址重疊？38、在一個(gè)8級(jí)中斷系統(tǒng)中，硬件中斷響應(yīng)從高到低的優(yōu)先順序是：1→2→3→4→5→6-7-8，設(shè)置中斷屏蔽寄存器后，中斷處理的優(yōu)先順序變?yōu)?→5→8→3→2→4→6→7。應(yīng)如何設(shè)置屏蔽碼？如果CPU5、67級(jí)3個(gè)中斷請(qǐng)求同時(shí)到達(dá)，中斷請(qǐng)求8在6沒(méi)有處理完以前到達(dá)，在處理8時(shí)中斷請(qǐng)求2又到達(dá)CPU，試畫(huà)出CPU響應(yīng)這些中斷的順序示意圖。39、某機(jī)器字長(zhǎng)32位，CPU內(nèi)有32個(gè)32位的通用寄存器，設(shè)計(jì)一種能容納64種操作的指令系統(tǒng)，設(shè)指令字長(zhǎng)等于機(jī)器字長(zhǎng)。如果主存可直接或間接尋址，采用寄存器-存儲(chǔ)空間是多少？試畫(huà)出指令格式。在1）的基礎(chǔ)上，如果采用通用寄存器作為基址寄存器，則上述寄存器-存儲(chǔ)器間。參考答案一、選擇題、C、C、B4、D、B、B、B、D、C、D、C、C、A、A、C二、填空題16、流水CISC17、順序?qū)ぶ贩绞教S尋址方式18、集中式中央仲裁器19、指令系統(tǒng)CISC20、傳輸字節(jié)21、220 8位（1個(gè)字節(jié)）23022、數(shù)據(jù)先進(jìn)后出存儲(chǔ)器23、1（單）傳輸數(shù)據(jù)塊24、RRRS25、先進(jìn)后出寄存器存儲(chǔ)器三、名詞解釋題26、主存：一般采用半導(dǎo)體存儲(chǔ)器件實(shí)現(xiàn)，速度較高、成本高且當(dāng)電源斷開(kāi)時(shí)存儲(chǔ)器的內(nèi)容會(huì)丟失。27、字段直接編碼：字段直接編碼就是將微指令的操作控制字段分成若干段，將一組互斥的微命令放在一個(gè)字段內(nèi)，通過(guò)對(duì)這個(gè)字段譯碼，便可對(duì)應(yīng)每一個(gè)微命令，這種方式因靠字段直接譯碼發(fā)出微命令，故又有顯式編碼之稱(chēng)。28、固件：固化在硬件中的固定不變的常用軟件。29、串行傳輸：是指數(shù)據(jù)的傳輸在一條線路上按位進(jìn)行。（只需一條數(shù)據(jù)傳輸線，線路的成本低，適合于長(zhǎng)距離的數(shù)據(jù)傳輸）四、簡(jiǎn)答題30、答：選擇型DMA控制器特別適合數(shù)據(jù)傳送率很高以至接近內(nèi)存存取速度的設(shè)備，而不適用慢速設(shè)備；而多路型，DMA控制器卻適合于同時(shí)為多個(gè)慢速外設(shè)服務(wù)。選擇型DMA控制器在物理上可以連接多個(gè)設(shè)備，而邏輯上只允許接一個(gè)設(shè)備；而多路型不僅在物理上可連接多個(gè)外設(shè)，而且在邏輯上也允許這些外設(shè)同時(shí)工作。選擇型以數(shù)據(jù)塊方式傳送，多路型中各設(shè)備以字節(jié)交叉方式通過(guò)DMA控制器進(jìn)行數(shù)據(jù)傳送。31、答：（1）DMA傳送前的預(yù)置階段（DMA初始化）（2）數(shù)據(jù)傳送階段（DMA傳送）（3）傳送后的結(jié)束處理32、答：半導(dǎo)體存儲(chǔ)器芯片的譯碼驅(qū)動(dòng)方式有兩種：線選法和重合法。線選法：地址譯碼信號(hào)只選中同一個(gè)字的所有位，結(jié)構(gòu)簡(jiǎn)單，費(fèi)器材；重合法：地址分行、列兩部分譯碼，行、列譯碼線的交叉點(diǎn)即為所選單元。這種方法通過(guò)行、列譯碼信號(hào)的重合來(lái)選址，也稱(chēng)矩陣譯碼?？纱蟠蠊?jié)省器材用量，是最常用的譯碼驅(qū)動(dòng)方式。33、答：計(jì)算機(jī)系統(tǒng)可分為：微程序機(jī)器級(jí)，一般機(jī)器級(jí)（或稱(chēng)機(jī)器語(yǔ)言級(jí)），操作系統(tǒng)級(jí)，匯編語(yǔ)言級(jí)，高級(jí)語(yǔ)言級(jí)。五、計(jì)算題34、解析：磁盤(pán)存儲(chǔ)器轉(zhuǎn)速為3000r/min，即50r/s。每轉(zhuǎn)傳送的數(shù)據(jù)為8×1KB=8KB，所以數(shù)據(jù)傳輸率為8KB×50r/s=400KB/s.16位數(shù)據(jù)的傳輸時(shí)間=16位/（400KB/s）=2B/（400KB/s）=5??s。由于5??s遠(yuǎn)小于25s，因此不能采用一條指令執(zhí)行結(jié)束響應(yīng)DMA的請(qǐng)求方案。應(yīng)采用每個(gè)CPU機(jī)器周期末查詢(xún)及響應(yīng)DMA的請(qǐng)求方案。35、1）主頻為24MHz的意思是每秒中包含24M個(gè)時(shí)鐘周期，又因?yàn)閳?zhí)行一條指令需要4個(gè)時(shí)鐘周期，故機(jī)器每秒可以執(zhí)行的指令數(shù)為24M/4=6M條（600萬(wàn)條）。為24M/6=4M400萬(wàn)條。36、解析：Cache3位。由于采用的是全相聯(lián)映射，因此除去塊內(nèi)地址剩下的就是標(biāo)記位數(shù)。主存的標(biāo)記位數(shù)為16-3=13，故Cache的標(biāo)記位數(shù)為13位。首先，每塊包含8個(gè)字（8個(gè)主存單元），先訪問(wèn)20號(hào)單元，如果Cache不命中（因?yàn)镃ache開(kāi)始時(shí)為空），那么Cache就調(diào)入包含此單元的塊，此塊包含20、2122、23單元，當(dāng)接下來(lái)訪問(wèn)21~2324號(hào)單元時(shí)又不命中，以此類(lèi)推。當(dāng)訪問(wèn)20、24、32、40號(hào)單元時(shí)，不命中。也就是說(shuō)，一共訪問(wèn)次數(shù)為26+18×4=984次不命中，Cache的命中率為98?4×100%=96%98已知CacheCache的時(shí)間、主存與Cache交換塊的時(shí)間，總的存取時(shí)間就很容易計(jì)算了，如下：40ns×98+4×l??s=7920ns有些考生認(rèn)為答案應(yīng)該是40ns×94+4×l??s=7760ms，因?yàn)橛?次沒(méi)有命中Cache，故沒(méi)有存取操作，僅僅是對(duì)比了標(biāo)記位而已，所以只需乘以94。解釋一下，如果Cache沒(méi)有命中，則CPU將會(huì)去主存取數(shù)據(jù)，并且將數(shù)據(jù)從主存送往Cache，所以最終CPU還是得對(duì)Cache進(jìn)行98次的存取。六、綜合題37、解析：先由兩片2114芯片構(gòu)成lK×8位的芯片組，再由4個(gè)芯片組構(gòu)成4K×8位的存儲(chǔ)器。從圖3-48可以看出，地址線A13~A10在圖中沒(méi)有出現(xiàn)，說(shuō)明采用部分譯碼方式。芯片組的容量為1024B，需要10根地址線（A9~A10），故地址范圍為000H~3FFH。根據(jù)圖3-48Ais、A1s進(jìn)行譯碼。芯片組內(nèi)地址線為A9~A10，A13~A10空閑，即為任意態(tài)。假設(shè)A13~A10為全0，4KBRAM0組為0000H~03FFH，第1組為4000H~43FFH，第2組為8000H~83FFH，第3組為C000H~C3FFH，可見(jiàn)這4KB存儲(chǔ)器的地址空間是不連續(xù)的。演示第2組的計(jì)算過(guò)程，其他類(lèi)似。15 14 13 第2組的片選信號(hào)應(yīng)該是10（A 、A ），接下來(lái)A ~A 為全015 14 13 1，即1000001l11111111，十六進(jìn)制為83FFH。由于A13~A10沒(méi)有參與譯碼（部分譯碼），因此存儲(chǔ)器存在地址重疊現(xiàn)象。38、解析：中斷屏蔽碼見(jiàn)表中斷處理示意圖如圖所示。5、6、7級(jí)中斷請(qǐng)求同時(shí)到達(dá)，CPU按響應(yīng)優(yōu)先順序首先執(zhí)行中斷服務(wù)程序⑤，在中斷⑤執(zhí)行完后回到現(xiàn)行程序，再按響應(yīng)優(yōu)先順序先進(jìn)入中斷服務(wù)程序④。由于中斷請(qǐng)求的處理優(yōu)先級(jí)，高于中斷④，因此中斷⑤被打斷，進(jìn)入中斷服務(wù)程序③。當(dāng)處理中斷③的過(guò)程中又有一個(gè)中斷請(qǐng)求②到達(dá)，由于②的優(yōu)先級(jí)低于中斷8，因此中斷服務(wù)程序③可繼續(xù)執(zhí)行。中斷8執(zhí)行完后問(wèn)到被打斷的中斷⑤，但中斷③又被中斷請(qǐng)求②打斷，而進(jìn)入中斷服務(wù)程序②。中斷②執(zhí)行完后才回到中斷⑤，中斷⑤執(zhí)行完后回到現(xiàn)行程序，再按響應(yīng)優(yōu)先順序進(jìn)入中斷服務(wù)程序⑦。中斷⑦執(zhí)行完后回到現(xiàn)行程序，整個(gè)中斷處理完畢。39、解析：根據(jù)題意，可設(shè)計(jì)出如下