模擬集成電路的設(shè)計(jì)流程

Hspice/Spectre

介紹羅豪2008.9.222023/1/111共88頁(yè)模擬集成電路的設(shè)計(jì)流程1.交互式電路圖輸入2.電路仿真3.版圖設(shè)計(jì)4.版圖的驗(yàn)證（DRCLVS）5.寄生參數(shù)提取6.后仿真7.流片全定制2023/1/112共88頁(yè)各種仿真器簡(jiǎn)介SPICE:由UCBerkeley開(kāi)發(fā)。用于非線性DC分析，非線性瞬態(tài)分析和線性的AC分析。Hspice:作為業(yè)界標(biāo)準(zhǔn)的電路仿真工具，它自帶了許多器件模型，包括小尺寸的MOSFET和MESFET。Cadence提供了hspice的基本元件庫(kù)并提供了與Hspice的全面的接口。

Spectre:由Cadence開(kāi)發(fā)的電路仿真器，在SPICE的基礎(chǔ)上進(jìn)行了改進(jìn)，使得計(jì)算的速度更快，收斂性能更好。2023/1/113共88頁(yè)高精度電路仿真器1、Spectre/SpectreRF(cadence)2、Hspice/HspiceRF(avanti)3、Ads(Agilent

主要針對(duì)RF)4、eldo(MentorGraphics)5、saber(Synopsys)2023/1/114共88頁(yè)Cadenc軟件簡(jiǎn)介Cadence提供了一個(gè)大型的EDA軟件包，它包括：ASIC

設(shè)計(jì)全定制IC設(shè)計(jì)工具VirtuosoSchematicComposer電路仿真工具AnalogDesignEnvironmentFPGA

設(shè)計(jì)PCB設(shè)計(jì)2023/1/115共88頁(yè)Cadence中Spectre的模擬仿真1、進(jìn)入Cadence軟件包2、建立可進(jìn)行SPECTRE模擬的單元文件3、編輯可進(jìn)行SPECTRE模擬的單元文件4、模擬仿真的設(shè)置(重點(diǎn))5、模擬仿真結(jié)果的顯示以及處理6、分模塊模擬(建立子模塊)7、運(yùn)算放大器仿真實(shí)例2023/1/116共88頁(yè)一、進(jìn)入Cadence軟件包方法一

安裝并運(yùn)行exeed軟件，使用putty軟件（緣網(wǎng)下載），在Hostname處填工作站地址，端口默認(rèn)，協(xié)議（protocol）選SSH，如圖所示，然后點(diǎn)擊Open。2023/1/117共88頁(yè)1、鍵入用戶名和密碼，在提示符處鍵入:source/opt/demo/cds.env(回車)2、setenvDISPLAY本機(jī)ip:0.0(回車)，再鍵入icfb&，出現(xiàn)的主窗口如圖所示:2023/1/118共88頁(yè)方法二

1、安裝winvnc軟件

2、運(yùn)行putty軟件鍵入用戶名和密碼，在提示符處鍵入vncserver命令申請(qǐng)vnc端口

3、運(yùn)行winvnc，填入主機(jī)名稱：端口號(hào)碼2023/1/119共88頁(yè)二、建立可進(jìn)行SPECTRE模擬

的單元文件主窗口分為信息窗口CIW、命令行以及主菜單。信息窗口會(huì)給出一些系統(tǒng)信息（如出錯(cuò)信息，程序運(yùn)行情況等）。在命令行中可以輸入某些命令。主菜單包括：1、File菜單2、Tools菜單3、Options菜單2023/1/1110共88頁(yè)File菜單在File菜單下，主要的菜單項(xiàng)有New、Open、Exit等New菜單項(xiàng)的子菜單下有Library、Cellview兩項(xiàng)。Library項(xiàng)打開(kāi)NewLibrary窗口，Cellview項(xiàng)打開(kāi)CreateNewFile窗口。Open菜單項(xiàng)打開(kāi)相應(yīng)的OpenFile窗口。Exit項(xiàng)退出Cadence軟件包。LibraryCellSchematicSymbolLayoutVerilog（View）2023/1/1111共88頁(yè)Library,Cell以及View

1、library(庫(kù))的地位相當(dāng)于文件夾，它用來(lái)存放一整個(gè)設(shè)計(jì)的所有數(shù)據(jù)，包括子單元（cell）以及子單元（cell）中的多種視圖（view）。新建時(shí)注意選擇是否鏈接techfile。2、Cell（單元）可以是一個(gè)簡(jiǎn)單的單元，像一個(gè)與非門，也可以是比較復(fù)雜的單元（由symbol搭建而成）。

3、View則包含多種類型，常用的有schemetic，symbol，layout，extracted，ivpcell等等,新建Cellview要注意選擇View的類型。2023/1/1112共88頁(yè)Tools菜單在Tools菜單下，比較常用的菜單項(xiàng)有LibraryManagerLibraryPathEditorTechnologyFileManagerLibraryManager項(xiàng)打開(kāi)的是庫(kù)管理器。在窗口的各部分中，分別顯示的是Library、Category、Cell、View相應(yīng)的內(nèi)容。2023/1/1113共88頁(yè)LibraryPathEditor可以對(duì)本用戶的文件路徑進(jìn)行修改TechnologyFileManager基本上都是和工藝相關(guān)的功能和設(shè)置。比較常用的是EditLayers可以使用在版圖編輯中，用來(lái)修改原始圖層的一些屬性。LibraryPathEditor&TechnologyFileManager2023/1/1114共88頁(yè)Options菜單Options菜單主要是對(duì)Cadence的一些參數(shù)進(jìn)行調(diào)整和設(shè)置，如快捷鍵等。一般無(wú)需設(shè)置，直接使用默認(rèn)值。2023/1/1115共88頁(yè)三、編輯可進(jìn)行SPECTRE模擬

的單元文件選擇主窗口File→Open→Openfile，打開(kāi)相應(yīng)的SchematicView，即進(jìn)入了Composer-SchematicEditing窗口，如右圖所示。2023/1/1116共88頁(yè)工具欄介紹從上至下：1.CheckandSave2.Save3.Zoominby2]4.Zoomoutby2[5.Stretchs6.Copyc7.DeleteDel8.Undo9.Propertyq10.Instancei11.Wire（Narrow）w12.Wire（Wide）13.WireNamel14.Pinp15.CmdOptions16.Repeat2023/1/1117共88頁(yè)添加元器件點(diǎn)擊右邊工具欄“Instance”或快捷鍵“I”基本的元器件，如NMOSPMOS電阻電容電壓源電流源等等都在analoglib庫(kù)里。注意！View要選擇symbol2023/1/1118共88頁(yè)常用analoglib庫(kù)的元器件器件Cell名稱pnp管pnp電阻res地gnd電容cap直流電壓源vdc電感ind直流電流源idcNMOSnmos4方波發(fā)生源vpulsePMOSpmos4可編程方波發(fā)生源vpwlnpn管npn正弦波發(fā)生源vsin2023/1/1119共88頁(yè)元器件symbol視圖2023/1/1120共88頁(yè)一些快捷鍵以下是一些常用的快捷鍵：i

添加元件，即打開(kāi)添加元件的窗口；[

縮小兩倍；]

擴(kuò)大兩倍；w

連線（細(xì)線）；f

全圖顯示；p

查看元件屬性；m

整體移動(dòng)（帶連接關(guān)系）；shift+m移動(dòng)（不帶連接關(guān)系）。2023/1/1121共88頁(yè)四、模擬仿真的設(shè)置(重點(diǎn))Composer-schamatic界面中的Tools→AnalogEnvironment項(xiàng)可以打開(kāi)AnalogDesignEnvironment窗口，如右圖所示。2023/1/1122共88頁(yè)AnalogDesignSimulation菜單介紹Session菜單SchematicWindow

SaveState

LoadState

Options

Reset

Quit回到電路圖保存當(dāng)前所設(shè)定的模擬所用到的各種參數(shù)加載已經(jīng)保存的狀態(tài)一些顯示選項(xiàng)的設(shè)置重置analogartist。相當(dāng)于重新打開(kāi)一個(gè)模擬窗口退出2023/1/1123共88頁(yè)Setup菜單Setup菜單Design

Simulator/directory/host

Temperature

ModelLibraryEnvironment選擇所要模擬的線路圖選擇模擬使用的模型一般有cdsSpice

hspiceS

spectre等設(shè)置模擬時(shí)的溫度設(shè)置庫(kù)文件的路徑和仿真方式設(shè)置仿真的環(huán)境（后仿真時(shí)需設(shè)置）2023/1/1124共88頁(yè)Analyses菜單選擇模擬類型。Spectre的分析有很多種，如右圖，最基本的有tran（瞬態(tài)分析）dc（直流分析）ac（交流分析）。2023/1/1125共88頁(yè)tran（瞬態(tài)分析）2023/1/1126共88頁(yè)dc（直流分析）dc（直流分析）可以在直流條件下對(duì)temperature，DesignVariable，Component

Parameter，ModelParameter進(jìn)行掃描仿真舉例:對(duì)溫度的掃描（測(cè)量溫度系數(shù)）電路隨電源電壓變化的變化曲線等2023/1/1127共88頁(yè)ac（交流分析）ac（交流分析）是分析電路性能隨著運(yùn)行頻率變化而變化的仿真。既可以對(duì)頻率進(jìn)行掃描也可以在某個(gè)頻率下進(jìn)行對(duì)其它變量的掃描。2023/1/1128共88頁(yè)Variables菜單包括Edit等子菜單項(xiàng)。可以對(duì)變量進(jìn)行添加、刪除、查找、復(fù)制等操作。變量（variables）既可以是電路中元器件的某一個(gè)參量，也可以是一個(gè)表達(dá)式。變量將在參量掃描（parametricanalysis）時(shí)用到。2023/1/1129共88頁(yè)其它有關(guān)的菜單項(xiàng)（1）Tools/ParametricAnalysis它提供了一種很重要的分析方法——參量分析的方法，也即參量掃描?？梢詫?duì)溫度，用戶自定義的變量（variables）進(jìn)行掃描，從而找出最合適的值。2023/1/1130共88頁(yè)其它有關(guān)的菜單項(xiàng)（2）Outputs/Tobeplotted/selectedonschematicschematic子菜單用來(lái)在電路原理圖上選取要顯示的波形（點(diǎn)擊連線選取節(jié)點(diǎn)電壓，點(diǎn)擊元件端點(diǎn)選取節(jié)點(diǎn)電流），這個(gè)菜單比較常用2023/1/1131共88頁(yè)其它有關(guān)的菜單項(xiàng)（3）

Outputs/Setup當(dāng)然我們需要輸出的有時(shí)不僅僅是電流、電壓，還有一些更高級(jí)的。比如說(shuō)：帶寬、增益等需要計(jì)算的值，這時(shí)我們可以在Outputs/setup中設(shè)定其名稱和表達(dá)式。在運(yùn)行模擬之后，這些輸出將會(huì)很直觀的顯示出來(lái)。舉個(gè)例子：標(biāo)識(shí)3db的點(diǎn)，我們用到的表達(dá)式如下：bandwidth（VF(“/Out)，3，“l(fā)ow”）。

需要注意的是：表達(dá)式一般都是通過(guò)計(jì)算器（caculator）輸入的。Cadance自帶的計(jì)算器功能強(qiáng)大，除了輸入一些普通表達(dá)式以外，還自帶有一些特殊表達(dá)式，如bandwidth、average等等。

2023/1/1132共88頁(yè)Calculator的使用Calculator是一個(gè)重要的數(shù)據(jù)處理工具，可以用來(lái)仿真電源抑制比，相位裕度，共模抑制比2023/1/1133共88頁(yè)其它有關(guān)的菜單項(xiàng)（3）Results菜單2023/1/1134共88頁(yè)模擬結(jié)果的顯示以及處理在模擬有了結(jié)果之后，如果設(shè)定的output有plot屬性的話，系統(tǒng)會(huì)自動(dòng)調(diào)出waveform窗口，并顯示outputs的波形，如左圖2023/1/1135共88頁(yè)分模塊模擬(建立子模塊)存在問(wèn)題在電路越來(lái)越復(fù)雜的情況下，存在許多重復(fù)單元，如果花時(shí)間分別去建立schamatic，明顯會(huì)使工作更繁復(fù)。解決方案

我們?cè)诮⒘艘粋€(gè)子電路后，可以將其看作一個(gè)整體，建立一個(gè)模塊,即建立一個(gè)symbol（viewname），放在用戶自己庫(kù)里的作為一個(gè)器件(component)來(lái)用，這樣可以大大減小工作量、提高效率、簡(jiǎn)化設(shè)計(jì)。2023/1/1136共88頁(yè)schematic和symbol圖在LibraryManager中分別建立cellview

的schematic(view)和symbol(view)，如下圖所示。兩者的Pin的名稱必須一致，這樣才能建立起一一對(duì)應(yīng)的關(guān)系。2023/1/1137共88頁(yè)建立子模塊的方法1、直接建立在LibraryManager中新建cell，在彈出的窗口的Tool項(xiàng)選擇Composer-symbol,即建立的是symbol(view);用子菜單Add/Shape/Line和Add/Shape/Circle的命令畫(huà)出所需的形狀；用子菜單Add/label的命令添加標(biāo)簽[@instanceName]；

用子菜單Add/PIn的命令添加管腳用子菜單Add/SelectionBox命令添加選擇框。2、間接建立打開(kāi)cell的schematic(view)，用子菜單Design/CreateCellview/FromCellview命令。在彈出的窗口里輸入相應(yīng)的名稱后，單擊OK2023/1/1138共88頁(yè)子模塊的調(diào)用在Schematic中點(diǎn)擊AddInstance。然后在Library中選中你的子模塊所在的library，cellview，symbol。這樣就可以調(diào)用你設(shè)計(jì)的子模塊了。2023/1/1139共88頁(yè)五、運(yùn)算放大器仿真實(shí)例1、電路圖的輸入（共模反饋型運(yùn)放），如下圖所示：2023/1/1140共88頁(yè)2、建立Symbol圖2023/1/1141共88頁(yè)3、仿真電路圖示意2023/1/1142共88頁(yè)4、運(yùn)放小信號(hào)仿真示例電源電壓Vdc=3.3V；交流信號(hào)源acm=1V；負(fù)載電容Cload=5pF；采用Spectre分析方式，選擇交流分析（ac），設(shè)置如下：SweepVariable：FrequencySweepRange：1Hz~100MHz仿真完成后，點(diǎn)擊Result->DirectPlot->ACGain&Phase

查看運(yùn)放的幅頻特性和相頻特性

2023/1/1143共88頁(yè)仿真結(jié)果該運(yùn)放直流增益為80.9dB，單位增益帶寬為82MHz，相位裕度為67.32deg。2023/1/1144共88頁(yè)相位裕度與負(fù)載電容的關(guān)系曲線仿真

1、設(shè)置相位裕度輸出，點(diǎn)擊Outputs->Setup其中運(yùn)用了Candence函數(shù)PhaseMargin2023/1/1145共88頁(yè)相位裕度與負(fù)載電容的關(guān)系曲線仿真2、點(diǎn)擊Tools->ParametricAnalysis設(shè)置負(fù)載電容的掃描范圍和掃描步長(zhǎng)，其中RangeType選擇From/To，StepControl選擇LinearSteps2023/1/1146共88頁(yè)相位裕度與負(fù)載電容的關(guān)系曲線仿真3、點(diǎn)擊ParametricAnalysis中的Analysis->Start得到相位裕度與負(fù)載電容的關(guān)系曲線如圖：2023/1/1147共88頁(yè)5運(yùn)放直流仿真示例目標(biāo)：仿真輸出電壓與輸入電壓的變化曲線方法：采用直流仿真（dc）仿真參數(shù)設(shè)置

1、在仿真電路圖中將信號(hào)源的輸入電壓定義為變量Vin2、在仿真環(huán)境界面中選擇Variables->CopyFromCellview,將電路中設(shè)置的變量集中在DesignVariables欄中，初始化Vin和Cload變量，其中Vin=0V，Cload=5pF

2023/1/1148共88頁(yè)3、設(shè)置dc仿真，其中SweepVariable選擇DesignVariable，在VariableName中填寫(xiě)Vin，SweepRange選擇Start-Stop，Vin的掃描范圍為-1mV~1mV2023/1/1149共88頁(yè)4、仿真結(jié)果（橫坐標(biāo)為輸入電壓，縱坐標(biāo)為輸出電壓）如圖我們可以看出：運(yùn)放的輸出擺幅大約為-2.55V~2.55V2023/1/1150共88頁(yè)6、瞬態(tài)仿真示例目標(biāo)：通過(guò)仿真得到運(yùn)放的擺率方法：運(yùn)用瞬態(tài)仿真，輸入信號(hào)設(shè)置為電壓脈沖，觀察輸出電壓的變化情況參數(shù)設(shè)置：輸入信號(hào)源采用analoglib中的脈沖發(fā)生器vpwl，輸入電壓初始值為0V，在10ns~10.1ns跳變到4VTran仿真時(shí)間為100ns

在電路圖中選擇輸出變量，Outputs->ToBePlotted->SelectOnSchematic，在這里我們選擇輸入脈沖以及輸出電壓2023/1/1151共88頁(yè)仿真結(jié)果如圖我們可以計(jì)算得到：運(yùn)放擺率SR=117V/us2023/1/1152共88頁(yè)附：Hspice

簡(jiǎn)介Avant!Start－Hspice（現(xiàn)在屬于Synopsys公司）是IC設(shè)計(jì)中最常使用的電路仿真工具，是目前業(yè)界使用最為廣泛的IC設(shè)計(jì)工具，甚至可以說(shuō)是事實(shí)上的標(biāo)準(zhǔn)。教材計(jì)算：采用Level2的MOSModelFoundry：Level49和Mos9、EKV等因此設(shè)計(jì)者除利用Level2的Model進(jìn)行電路的估算以外，還一定要使用電路仿真軟件Hspice、Spectre等進(jìn)行仿真，以便得到更精確的結(jié)果。

2023/1/1153共88頁(yè)Hspice的使用使用Hspice需要有hspicefile（*.sp），它的來(lái)源主要有以下兩種方式：（一）自己寫(xiě)（二）由Cadence中的schematic文件得到2023/1/1154共88頁(yè)*.sp文件的生成（1）創(chuàng)建需要進(jìn)行仿真的電路，設(shè)定好各項(xiàng)參數(shù)，包括激勵(lì)源的設(shè)置。2023/1/1155共88頁(yè)*.sp文件的生成（2）選擇Simulate/Directory/Host菜單仿真器選擇hspiceS選擇ModelPath菜單設(shè)置庫(kù)的路徑2023/1/1156共88頁(yè)*.sp文件的生成（3）選擇Analyses菜單下的choose項(xiàng)選擇仿真類型（tran）Simulation->Netlist->CreateFinalFile->SaveAs,輸入存放的全路徑2023/1/1157共88頁(yè)運(yùn)行Hspice由于工作站版的Hspice沒(méi)有l(wèi)icense不能用，因此采用單機(jī)版的Hspice。版本是2002.2.22023/1/1158共88頁(yè)修改*.sp文件在進(jìn)行Hspice仿真之前，還要對(duì)剛剛生成的*.sp文件進(jìn)行修改，如圖所示，添加hspice的庫(kù)文件和仿真精度（ttffss

fs

sf）注意：庫(kù)文件的具體路徑要寫(xiě)對(duì)，而且要是Hspice的庫(kù)POST必須加上2023/1/1159共88頁(yè)用Hspice進(jìn)行仿真仿真查看錯(cuò)誤信息波形查看器2023/1/1160共88頁(yè)AvanWaves波形觀察器2023/1/1161共88頁(yè)AvanWaves波形觀察器2023/1/1162共88頁(yè)Spectre–Verilog

數(shù)模混合仿真Pushthelimitofsystemperformance

ReduceparasiticReduceI/OdrivingloadsExploitdesignspacebetweenblocksPushthelimitofpowerdissipation

ReduceparasiticloadsReduceI/OdrivingcurrentsReducethesystemsizeWhyMixed-SignalSimulation?2023/1/1163共88頁(yè)SystemintheRealWorld2023/1/1164共88頁(yè)MostlyAppliedMethodof

Mixed-SignalDesign系統(tǒng)分成若干個(gè)芯片，每個(gè)芯片分開(kāi)設(shè)計(jì)，再經(jīng)電路板整合。2023/1/1165共88頁(yè)Integrated

Mixed-SignalDesign2023/1/1166共88頁(yè)CommerciallyAvailableSimulation

EnvironmentsCadence–ADE：VHDL/Verilog,Verilog-A,Spectre–AMS：VHDL/Verilog,Verilog-A,VHDL/Verilog-AMS,Spice,SpectreMentorGraphic–ADVanceMS(ModelSim+Eldo)：C,VHDL/Verilog,Verilog-A,VHDL/Verilog-AMS,SpiceSynopsys–Timemill：Transistorlevel–Star-Sim：Transistorlevel–VCS+NanoSim：C,VHDL/Verilog,Verilog-A,SpiceDolphinIntegration–SMASH：ABCD,VHDL/Verilog,VHDL/Verilog-AMS,Spice2023/1/1167共88頁(yè)Mixed-SignalSimulator的基本結(jié)構(gòu)以模擬電路仿真器為核心

在處理數(shù)?；旌想娐窌r(shí)將數(shù)字部分等效為相應(yīng)的簡(jiǎn)化的模擬電路、或采用解析函數(shù)來(lái)表示邏輯模塊的行為，然后對(duì)整個(gè)系統(tǒng)采用模擬電路的方法進(jìn)行模擬。

優(yōu)點(diǎn)：模擬結(jié)果精確、能處理的電路規(guī)模比較大，模擬速度也有顯著提高。

缺點(diǎn)：比邏輯模擬器還是慢很多。同時(shí)包含模擬和數(shù)字兩個(gè)仿真核處理速度快，能處理的電路規(guī)模極大，但需要解決模擬仿真核和數(shù)字仿真核之間的通信問(wèn)題；另外，由于數(shù)字邏輯仿真器和模擬仿真器的輸入、輸出數(shù)據(jù)是不一樣的，還必須在模擬仿真核和數(shù)字仿真核之間實(shí)現(xiàn)模擬信號(hào)和數(shù)字信號(hào)的相互轉(zhuǎn)換。2023/1/1168共88頁(yè)CreatingAnalogBlockCreatetheschematicviewofanalogblock,andcreateasymbolviewforcelluse2023/1/1169共88頁(yè)CreatingDigitalBlock2023/1/1170共88頁(yè)CreatedigitalblocksymbolUseAdd->Pin//Add->ShapetocreatedigitalblocksymbolThepinnameclkinandclkout

mustbethesameasverilogtext2023/1/1171共88頁(yè)CreatingaMixed-SignalSchematic2023/1/1172共88頁(yè)CreateConfigViewforSimulationThemixed-signalsimulationhierarchyiscontrolledbyHierarchy-Editorwhichmustbedefinedwithconfig

viewcellnameistopcircuitnameforsimulationviewnamewillbesetasconfigUseCreateNewFiletocreateanewconfig

viewwithHierarchy-Editor2023/1/1173共88頁(yè)SetNewConfiguration1.ChooseUseTemplatesampleinformation2.ChoosespetreVerilog1233.Changetheviewnametoschematicforsimulation4.ClickOK2023/1/1174共88頁(yè)OpentheSchematicVersionofConfigViewOpentheschematicversionoftheconfig

viewofmix

fromtheLibrarymanager2023/1/1175共88頁(yè)SetBlockPartition開(kāi)啟hierarchyeditor設(shè)定所使用的cellview顯示所使用的cellview及其顏色設(shè)定Schematiceditor中的Hierarchy-Editor及Mixed-Signal兩項(xiàng)Menu是由菜單Tools->MixedSignalOpts.而產(chǎn)生的2023/1/1176共88頁(yè)SetBlockPartition(cont.)2023/1/1177共88頁(yè)CheckBlockPartitionChangeanalog&digitalstopviewstomatchthestopviewsinyourhierarchyeditor(asbelow)2023/1/1178共88頁(yè)CheckPartitionResults設(shè)定顯示的顏色及項(xiàng)目顯示所有模塊劃分的結(jié)果顯示模擬電路模塊顯示數(shù)字電路模塊顯示混合信號(hào)電路模塊顯示無(wú)法規(guī)類的電路模塊清除所有顯示內(nèi)容2023/1/1179共88頁(yè)P(yáng)artitionRequirementThedesignmustcontainatleastoneanalogcomponent.Thedesignmustcontainatleastonedigitalcomponent.Theremustbewithatleastoneinterfacenet.Analogstimulidefinedintheanalogstimulifilecannotbeusedtodrivedigitalnet.Digitalstimulidefinedinthedigitalstimulifilecannotbeusedtodriveanalognet.Anyinterfacenetmustbeidenti