總線結(jié)構(gòu)對(duì)計(jì)算機(jī)系統(tǒng)性能的影響

6.1.3總線結(jié)構(gòu)對(duì)計(jì)算機(jī)系統(tǒng)性能的影響

在一個(gè)計(jì)算機(jī)系統(tǒng)中，采用哪種總線結(jié)構(gòu)，往往對(duì)計(jì)算機(jī)系統(tǒng)的性能有很大影響。下面從三個(gè)方面來(lái)討論這種影響。

最大存儲(chǔ)容量初看起來(lái)，一個(gè)計(jì)算機(jī)系統(tǒng)的最大存儲(chǔ)容量似乎與總線無(wú)關(guān)，但實(shí)際上總線結(jié)構(gòu)對(duì)最大存儲(chǔ)容量也會(huì)產(chǎn)生一定的影響。例如在單總線系統(tǒng)中，對(duì)主存和外設(shè)進(jìn)行存取的差別，僅僅在于出現(xiàn)在總線上的地址不同，為此必須為外圍設(shè)備保留某些地址。由于某些地址必須用于外圍設(shè)備，所以在單總線系統(tǒng)中，最大主存容量必須小于由計(jì)算機(jī)字長(zhǎng)所決定的可能的地址總數(shù)。在雙總線系統(tǒng)中，對(duì)主存和外設(shè)進(jìn)行存取的判斷是利用各自的指令操作碼。由于主存地址和外設(shè)地址出現(xiàn)于不同的總線上，所以存儲(chǔ)容量不會(huì)受到外圍設(shè)備多少的影響。指令系統(tǒng)

在雙總線系統(tǒng)中，CPU對(duì)存儲(chǔ)總線和系統(tǒng)總線必須有不同的指令系統(tǒng)，這是因?yàn)椴僮鞔a規(guī)定了要使用哪一條總線，所以在雙總線系統(tǒng)中，訪存操作和輸入／輸出操作各有不同的指令。另一方面，在單總線系統(tǒng)中，訪問(wèn)主存和1／O傳送可使用相同的操作碼，或者說(shuō)使用相同的指令，但它們使用不同的地址。吞吐量

計(jì)算機(jī)系統(tǒng)的吞吐量是指流入、處理和流出系統(tǒng)的信息的速率。它取決于信息能夠多快地輸入內(nèi)存，CPU能夠多快地取指令，數(shù)據(jù)能夠多快地從內(nèi)存取出或存入，以及所得結(jié)果能夠多快地從內(nèi)存送給一臺(tái)外圍設(shè)備。這些步驟中的每一步都關(guān)系到主存，因此，系統(tǒng)吞吐量主要取決于主存的存取周期。由于上述原因，采用雙端口存儲(chǔ)器可以增加主存的有效速度。

早期總線的內(nèi)部結(jié)構(gòu)如圖6.4所示，它實(shí)際上是處理器芯片引腳的延伸，是處理器與I/O設(shè)備適配器的通道。這種簡(jiǎn)單的總線一般也由50——100條線組成，這些線按其功能可以分為三類：地址線、數(shù)據(jù)線和控制線。地址線是單向的，用來(lái)傳送主存和設(shè)備的地址；數(shù)據(jù)線是雙向的，用來(lái)傳送數(shù)據(jù)；控制線對(duì)每一根來(lái)說(shuō)是單向的（CPU發(fā)向接口或接口發(fā)向CPU)，用來(lái)指明數(shù)據(jù)傳送的方向（存儲(chǔ)器讀、存儲(chǔ)器寫、I/O讀、I/O寫），中斷控制（請(qǐng)求，識(shí)別）和定時(shí)控制等。簡(jiǎn)單總線結(jié)構(gòu)的不足之處在于：第一，CPU是總線的唯一控制者。即使后來(lái)增加了具有簡(jiǎn)單仲裁邏輯的DMA控制器以支持DMA傳送，但仍不能滿足多CPU環(huán)境的要求。第二，總線信號(hào)是CPU引腳信號(hào)的延伸，故總線結(jié)構(gòu)緊密與CPU相關(guān)，通用性差。當(dāng)代流行的總線內(nèi)部結(jié)構(gòu)如下頁(yè)圖所示，

它是一些標(biāo)準(zhǔn)總線，追求與結(jié)構(gòu)、CPU、技術(shù)無(wú)關(guān)的開發(fā)標(biāo)準(zhǔn)，并滿足包括多個(gè)CPU在內(nèi)的主控者環(huán)境需求。在當(dāng)代總線結(jié)構(gòu)中，CPU和它私有的cache一起作為一個(gè)模塊與總線相連。系統(tǒng)中允許有多個(gè)這樣的處理器模塊。而總線控制器完成幾個(gè)總線請(qǐng)求者之間的協(xié)調(diào)與仲裁。整個(gè)總線分成如下四部分：

1數(shù)據(jù)傳送總線：由地址線、數(shù)據(jù)線、控制線組成。

2仲裁總線：包括總線請(qǐng)求線和總線授權(quán)線。

3中斷和同步總線：用于處理帶優(yōu)先級(jí)的中斷操作，包括中斷請(qǐng)求線和中斷認(rèn)可線。

4公用線：包括時(shí)鐘信號(hào)線、電源線、地線、系統(tǒng)復(fù)位線以及加電或斷電的時(shí)序信號(hào)線等。6.1.5總線結(jié)構(gòu)實(shí)例

大多數(shù)計(jì)算機(jī)采用了分層次的多總線結(jié)構(gòu)。在這種結(jié)構(gòu)中，速度差異較大的設(shè)備模塊使用不同速度的總線，而速度相近的設(shè)備模塊使用同一類總線。顯然，這種結(jié)構(gòu)的優(yōu)點(diǎn)不僅解決了總線負(fù)載過(guò)重的問(wèn)題，而且使總線設(shè)計(jì)簡(jiǎn)單，并能充分發(fā)揮每類總線的效盲目。

圖6.6是Pentium計(jì)算機(jī)主板的總線結(jié)構(gòu)框圖（見演示圖6.6）?？梢钥闯?，它是一個(gè)三層次的多總線結(jié)構(gòu)，即有CPU總線、PCI總線和ISA總線。

CPU總線也稱CPU-存儲(chǔ)器總線，它是一個(gè)64位數(shù)據(jù)線和32位地址線的同步總線?？偩€時(shí)鐘頻率為66.6MHZ（或60MHZ），CPU內(nèi)部時(shí)鐘是此時(shí)鐘頻率的倍頻。此總線可連接4—128MB的主存。主存擴(kuò)充容量是以內(nèi)存條形式插入主板有關(guān)插座來(lái)實(shí)現(xiàn)的。CPU總線還接有L2級(jí)cache。主存控制器和cache控制器芯片用來(lái)管理CPU對(duì)主存和。ache的存取操作。CPU是這條總線的主控者，但必要時(shí)可放棄總線控制權(quán)。從傳統(tǒng)的觀點(diǎn)看，可以把CPU總線看成是CPU引腳信號(hào)的延伸。

PCI總錢用于連接高速的1／O設(shè)備模塊，如圖形顯示器適配器、網(wǎng)絡(luò)接口控制器、硬盤控制器等。通過(guò)“橋”芯片，上面與更高速的CPU總線相連，下面與低速的ISA總線相接。PCI總線是一個(gè)32（或64位）的同步總線，32位（或64位）數(shù)據(jù)／地址線是同一組線，分時(shí)復(fù)用?？偩€時(shí)鐘頻率為33.3MHZ，總線帶寬是132MB／s.PCI總線采用集中式仲裁方式，有專用的PCI總線仲裁器。主板上一般有3個(gè)PCI總線擴(kuò)充槽。

ISA總線

Pentium機(jī)使用該總線與低速1／O設(shè)備連接。主板上一般留有3－4個(gè)ISA總線擴(kuò)充槽，以便使用各種16位／8位適配器卡。該總線支持7個(gè)DMA通道和15級(jí)可屏蔽硬件中斷。另外，ISA總線控制邏輯還通過(guò)主板上的片級(jí)總線與實(shí)時(shí)鐘／日歷、ROM、鍵盤和鼠標(biāo)控制器（8042微處理器）等芯片相連接。

我們看到，CPU總線、PCI總線、ISA總線通過(guò)兩個(gè)“橋”芯片連成整體。橋芯片在此起到了信號(hào)速度緩沖、電平轉(zhuǎn)換和控制協(xié)議的轉(zhuǎn)換作用。有的資料將CPU總線-PCI總線的橋稱為北橋，將PCI總線-ISA總線的橋稱為南橋。通過(guò)橋?qū)深惒煌目偩€粘合在一起的技術(shù)特別適合于系統(tǒng)的升級(jí)代換。這樣，每當(dāng)CPU芯片升級(jí)時(shí)只需改變CPU總線和北橋芯片，全部原有的外