利用管路增加效能

利用管路增加效能第十七週1管路概觀管路是一種製作技巧，它可以重疊指令的執(zhí)行。(圖6.1)4個(gè)階段的管路(所有的階段都花費(fèi)同樣的時(shí)間)對於非管路而言，花費(fèi)16個(gè)單位時(shí)間對於管路而言，花費(fèi)7個(gè)單位時(shí)間一個(gè)工作的執(zhí)行時(shí)間不會較管路來的短因?yàn)槭褂霉苈芳记啥嵘乃俣群芸赡芟喈?dāng)於管路的階段數(shù)目2管路概觀3管路概觀一般來說，MIPS的指令分成下面五個(gè)管路階段：從指令記憶體中擷取指令當(dāng)對指令進(jìn)行解碼時(shí)，讀取暫存器的值執(zhí)行運(yùn)算(R-型)，或計(jì)算一個(gè)位址(存取記憶體)存取在記憶體中的運(yùn)算元將結(jié)果寫回暫存器中MIPS指令以管路方式執(zhí)行須五個(gè)階段4指令種類指令擷取

暫存器讀取ALU運(yùn)算資料存取暫存器寫入總共時(shí)間載入指令(lw)2ns1ns2ns2ns1ns8ns儲存指令(sw)2ns1ns2ns2ns

7nsR型態(tài)指令(add、sub、and、or、slt)2ns1ns2ns

1ns6ns分支指令(beq)2ns1ns2ns

5ns管路概觀範(fàn)例.單一時(shí)脈週期指令及管路效率的比較(1)單一時(shí)脈，非管路化的執(zhí)行結(jié)果:單一指令執(zhí)行時(shí)間=8ns三個(gè)指令的執(zhí)行時(shí)間=3*8=24ns(2)管路執(zhí)行結(jié)果:所有的管路階段花費(fèi)相同的時(shí)間(單一時(shí)脈週期)時(shí)脈週期必須夠長以配合最慢的指令階段長度=2ns執(zhí)行時(shí)間=7*2=14ns5Fig6.3Single-cycle,non-pipelinedexecutionintopvs.pipelinedexecutioninbottom管路概觀若有分支指令呢?在管路終將會有〝洞〞產(chǎn)生6管路概觀管路危障在管路化中，不能順利的在下一個(gè)時(shí)脈週期執(zhí)行下一個(gè)指令，這種情形稱之為〝危障〞。.三種不同形態(tài)的危障結(jié)構(gòu)危障控制危障資料危障1.結(jié)構(gòu)危障硬體資源不夠多，而導(dǎo)致在同一時(shí)間內(nèi)要執(zhí)行的多個(gè)指令卻無法執(zhí)行。範(fàn)例假設(shè)我們只有單一記憶體而不是擁有兩個(gè)分離的記憶體，如果在圖6.3管路中有第四個(gè)指令，在某一時(shí)脈週期，第一個(gè)指令正在存取記憶體的同時(shí)，第四個(gè)指令也在同一記憶體中擷取指令，也就是兩個(gè)記憶體對同一個(gè)記憶體同時(shí)進(jìn)行存取動作，此一狀況稱之為〝結(jié)構(gòu)危障〞。7管路概觀2.控制危障發(fā)生在其他指令正在執(zhí)行時(shí)，需要依據(jù)另一指令的結(jié)果來做出一些決定的時(shí)候就會發(fā)生〝控制危障〞。範(fàn)例:圖6.4的lw指令︰解決方式1:暫停假設(shè)我們有足夠的硬體，所以可以在第二個(gè)管路階段中測試暫存器、計(jì)算分支位址、並更新PC值。指令lw被額外暫停了2-ns的時(shí)脈週期稱之為〝管路暫停〞也稱之為〝氣泡〞）。8Fig6.5Predictingthatbranchesarenottakenasasolutiontocontrolhazards管路概觀解決方式2:預(yù)測預(yù)測分支條件永遠(yuǎn)不會成立當(dāng)你的預(yù)測正確時(shí)，管路可以全速的運(yùn)作(圖6.5(a))只有當(dāng)分支發(fā)生時(shí)我們才需要管路暫停(圖6.5(b))9管路概觀3.資料危障管路中某一指令執(zhí)行時(shí)，需要用到還在管路中前面的指令所產(chǎn)生的結(jié)果。範(fàn)例 add$s0,$t0,$t1 sub$t2,$s0,$t3加法指令會到第五個(gè)管路階段才將資料寫回暫存器，意思就是說我們將會產(chǎn)生三個(gè)氣泡。前饋(圖6.8)10管路概觀範(fàn)例 lw$s