《數(shù)字電子技術(shù)教程》課件組合邏輯電路

?數(shù)字電子技術(shù)教程?課件工程三組合邏輯電路組合邏輯電路的分析和設(shè)計

專題目標(biāo)：了解組合電路的根本概念；掌握組合邏輯電路的分析方法；掌握組合邏輯電路的設(shè)計方法；熟悉加法器的工作原理。組合邏輯電路的分析方法

組合邏輯電路的分析就是根據(jù)給定的邏輯電路，通過分析找出電路的邏輯功能，或是檢驗所設(shè)計的電路是否能實現(xiàn)預(yù)定的邏輯功能，并對功能進行描述。

其一般步驟為：

1.根據(jù)邏輯圖寫出輸出邏輯函數(shù)表達式；

2.列出真值表；

3.說明電路的邏輯功能?！纠浚航M合電路如下圖，分析該電路的邏輯功能?！纠浚航M合電路如下圖，試分析其邏輯功能。解：(1)由邏輯圖寫出邏輯表達式：〔2〕變換與化簡：〔3〕列真值表如下表3-2：〔4〕電路的邏輯功能：電路的輸出Y只與輸入A、B有關(guān)，而與輸入C無關(guān)。Y和A、B的邏輯關(guān)系為：A、B中只要一個為0，Y=1；A、B全為1時，Y=0。所以Y和A、B的邏輯關(guān)系為與非運算的關(guān)系。3.1.3組合邏輯電路的設(shè)計方法組合邏輯電路的設(shè)計，就是根據(jù)給定的邏輯要求，求出最合理的實現(xiàn)該邏輯功能的邏輯圖?！白詈侠悫曋傅氖牵阂噪娐泛唵?、所用器件個數(shù)最少，而且連線最少為目標(biāo)，即邏輯函數(shù)式中的乘積項的個數(shù)最少，且乘積項中變量的個數(shù)也最少。設(shè)計組合邏輯電路的一般步驟大致如下：1.根據(jù)對電路邏輯功能的要求，列出真值表；2.由真值表寫出邏輯表達式；3.簡化和變換邏輯表達式，從而畫出邏輯圖?！纠吭O(shè)計一個三人表決電路，結(jié)果按“少數(shù)服從多數(shù)〞的原那么決定。解：〔1〕根據(jù)設(shè)計要求建立該邏輯函數(shù)的真值表。設(shè)三人的意見為變量A、B、C，表決結(jié)果為函數(shù)L。對變量及函數(shù)進行如下狀態(tài)賦值：對于變量A、B、C，設(shè)同意為邏輯“1〞；不同意為邏輯“0〞。對于函數(shù)L，設(shè)事情通過為邏輯“1〞；沒通過為邏輯“0〞。列出真值表如下表3-3所示。〔2〕由真值表寫出邏輯表達式

該邏輯式不是最簡?！?〕化簡由于卡諾圖化簡法較方便，故一般用卡諾圖進行化簡。將該邏輯函數(shù)填入卡諾圖如圖3-6所示。合并最小項，得最簡與—或表達式：ABC000111100000101010100

1圖3-6

三人表決電路表達式卡諾圖化簡〔4〕畫出邏輯圖如圖3-7〔a〕所示。如果要求用與非門實現(xiàn)該邏輯電路，就應(yīng)將表達式轉(zhuǎn)換成與非—與非表達式：畫出邏輯圖如圖3-7〔b〕所示。【例】用于非門設(shè)計一個樓上、樓下開關(guān)的控制邏輯電路來控制樓梯上的路燈，使之在上樓前，用樓下開關(guān)翻開電燈，上樓后，用樓上開關(guān)關(guān)滅電燈；或者在下樓前，用樓上開關(guān)翻開電燈，下樓后，用樓下開關(guān)關(guān)滅電燈。解：〔1〕列真值表：設(shè)樓上開關(guān)為A，樓下開關(guān)為B，燈泡為Y。并設(shè)A、B閉合時為1，斷開時為0；燈亮?xí)rY為1，燈滅時Y為0。根據(jù)邏輯要求列出真值表3-4?！?〕由真值表寫出邏輯表達式：〔3〕變換：〔4〕畫出邏輯圖如以下圖3-8所示。此設(shè)計也可由異或門實現(xiàn)如以下圖3-9所示：

【例】設(shè)計一個機信號控制電路。電路有I0〔火警〕、I1〔盜警〕和I2〔日常業(yè)務(wù)〕三種輸入信號，通過排隊電路分別從L0、L1、L2輸出，在同一時間只能有一個信號通過。如果同時有兩個以上信號出現(xiàn)時，應(yīng)首先接通火警信號，其次為盜警信號，最后是日常業(yè)務(wù)信號。試按照上述輕重緩急設(shè)計該信號控制電路。要求用與非門實現(xiàn)。解：〔1〕列真值表，如表3-5所示：對于輸入，設(shè)有信號為邏輯“1〞；沒信號為邏輯“0〞。對于輸出，設(shè)允許通過為邏輯“1〞；不設(shè)允許通過為邏輯“0〞?！?〕由真值表寫出各輸出的邏輯表達式：這三個表達式已經(jīng)是最簡，不需化簡。但需要用同時非門和與門實現(xiàn)，且L2需用三輸入端與門才能實現(xiàn)，故不符合設(shè)計要求?！?〕根據(jù)要求，將上式轉(zhuǎn)換為與非表達式：〔4〕畫出邏輯圖如圖3-10所示?？梢?，在實際設(shè)計邏輯電路時，有時并不是表達式最簡單，就能滿足設(shè)計要求，還應(yīng)考慮所使用集成器件的種類，將表達式轉(zhuǎn)換為能用所要求的集成器件實現(xiàn)的形式，并盡量使所用集成器件最少，就是設(shè)計步驟框圖中所說的“最合理表達式〞。3.2常用的組合邏輯電路3.2.1編碼器

廣義上講，編碼就是用文字、數(shù)碼或者符號表示特定的對象。例如，為街道命名，給學(xué)生編學(xué)號，寫莫爾斯電碼等，都是編碼。但本章所討論的編碼是指以二進制碼來表示給定的數(shù)字、字符或信息。

能夠完成編碼工作的器件稱為編碼器(Encoder)。它是一種多輸入，多數(shù)出的組合邏輯電路。例如計算器上的鍵盤編碼器，按下一個按鍵，編碼器將該鍵產(chǎn)生的信號編成相應(yīng)的數(shù)碼送入機器中，以便進行處理。

在數(shù)字系統(tǒng)中廣泛使用的是二進制編碼器。1.二進制編碼器能夠?qū)⒏鞣N輸入信息編成二進制代碼的電路稱為二進制編碼器。由于n位二進制代碼可以表示2n種不同的狀態(tài)，所以，2n個輸入信號只需要n個輸出就可以完成編碼工作。由于編碼器是一種多輸人、多輸出的組合邏輯電路，一般在任意時刻編碼器只能有一個輸入端有效(存在有效輸入信號)。例如當(dāng)確定輸入高電平有效時，那么應(yīng)當(dāng)只有一個輸入信號為高電平，其余輸入信號均為低電平(無效信號)。【例】設(shè)計一個8—3線編碼器。解：由題可知，該電路應(yīng)有八個輸入端，三個輸出端，是一個二進制的編碼器。用X0～X7表示八路輸入，Y0～Y2表示三路輸出。原那么上編碼方式是隨意的，比較常見的編碼方式是按二進制數(shù)的順序編碼。設(shè)輸入、輸出信號均為高電平有效，列出8-3線編碼器的真值表如表3-8所示。

由真值表可以發(fā)現(xiàn)：八個輸入變量之間是互相排斥的關(guān)系(即一組變量中只有一個取1)，所以可以求出:以下圖即為分別用“或〞門和“與非〞門實現(xiàn)該邏輯功能的邏輯圖。2.優(yōu)先編碼器

一般編碼器在工作時僅允許一個輸入端輸入有效信號，否那么編碼電路將不能正常工作，使輸出發(fā)生錯誤。而優(yōu)先編碼器那么不同，它允許幾個信號同時加至編碼器的輸入端，但是由于各個輸入端的優(yōu)先級別不同，編碼器只接受優(yōu)先級別最高的一個輸入信號，而對其他輸人信號不予考慮。將十進制數(shù)的0～9編成二進制代碼的電路就是二-十進制編碼器。下面以工程三中采用的74LSl47二-十進制(8421)優(yōu)先編碼器為例加以介紹。74LSl47編碼器的功能表如下表所示?！?〕4位二進制優(yōu)先編碼器74LS14774LSl47編碼器的引腳圖及邏輯符號分別如以下圖所示?！?〕3位二進制優(yōu)先編碼器74LS148輸入：邏輯0(低電平〕有效，優(yōu)先權(quán)最高是優(yōu)先權(quán)最低是輸出：反碼集成3位二進制優(yōu)先編碼器74LS148EI為使能輸入端，低電平有效。EO為使能輸出端，高電平有效，一般接至低位芯片。GS為擴展輸出端，低電平有效，起擴展電路的作用。當(dāng)EI=0時，編碼器正常工作，允許高級別輸入端有效低信號，對其進行編碼。此時編碼器有正常編碼輸出時，EO=1，GS=0；當(dāng)EI=0時，編碼器允許編碼，但是輸入端沒有有效低電平信號時，即輸入全是高電平時，EO=0，GS=1，輸出全是1；當(dāng)EI=0時，編碼器正常工作當(dāng)EI=1時，編碼器不能正常工作。EO=1，GS=1，輸出全是1。集成3位二進制優(yōu)先編碼器74LS148的級聯(lián):兩塊8線-3線實現(xiàn)16線-4線優(yōu)先編碼器EI=0，EO=1，GS=Y3=0EI=1，低位芯片不允許編碼Y0=Y1=Y3=1當(dāng)高位芯片沒有編碼要求時，GS=Y4=1，Y0=Y1=Y3=13.2.2譯碼器

譯碼是將給定的代碼翻譯成相應(yīng)的輸出信號或另一種形式代碼的過程。譯碼是編碼的逆過程。

能夠完成譯碼工作的器件稱為譯碼器。它也是一種多輸入、多輸出的組合邏輯電路。

在數(shù)字系統(tǒng)中，處理的是二進制代碼，而人們習(xí)慣于用十進制，故常常需要將二進制代碼翻譯成十進制數(shù)字或字符，并直接顯示出來。1.二進制譯碼器

二進制譯碼器是將二進制代碼翻譯成相應(yīng)輸出信號的電路。它有m個輸入端，2m個輸出端。輸入信號是二進制代碼，輸出信號是一組高、低電平信號。下表所示為2-4線譯碼器功能表。輸入端為A0和A1，輸出端為Y0～Y3。當(dāng)A1A0取不同的值時，Y0～Y3分別處于有效的狀態(tài)，電路實現(xiàn)譯碼功能。輸入、輸出均為高電平有效。根據(jù)功能表，可以求出輸出Y0～Y3的表達式：根據(jù)表達式，畫出實現(xiàn)電路如下圖。以下圖所示為3-8線譯碼器74HC138的邏輯符號及外引線功能圖。74HC138邏輯功能表2.二-十進制譯碼器二-十進制譯碼器是將輸入BCD碼翻譯成十個相應(yīng)輸出信號的電路，有時也稱為4-10線譯碼器。以下圖所示為BCD碼輸入的4-10線譯碼器74HC42的邏輯符號及外引線。由于該譯碼器具有m=4個輸入端，n=10個輸出端，n<2m，所以將這種譯碼器稱為局部譯碼器。由表知，當(dāng)輸入端出現(xiàn)1010～1111六組無效數(shù)碼(偽數(shù)碼)時，輸出端全部為高電平1，所以該電路具有拒絕無效數(shù)碼輸入的功能。假設(shè)將最高位輸入A3看做使能端，那么該電路可當(dāng)做3-8線譯碼器使用。3.顯示譯碼器在數(shù)字系統(tǒng)中，常常需要將譯碼后所獲得的結(jié)果或數(shù)據(jù)直接以十進制數(shù)字的形式顯示出來。為此，需要首先將二-十進制代碼送入譯碼器，用譯碼器的輸出去驅(qū)動顯示部件。具有這種功能的譯碼器稱為顯示譯碼器。〔1〕數(shù)碼顯示器常見的數(shù)碼顯示器有許多種形式。它的主要作用是用來顯示數(shù)字和符號，如發(fā)光二極管數(shù)碼管(LED)、液晶數(shù)碼管(LCD)、熒光數(shù)碼管、輝光數(shù)碼管等。LED七段數(shù)碼管是由七個發(fā)光二極管按一定的順序排列而成。a，b，c，d，e，f，g七段組成一個“日〞字，如以下圖所示。根據(jù)連接方式的不同，有共陰極方式與共陽極方式，如以下圖所示。采用共陰極方式時，如圖〔a〕所示，譯碼器輸出高電平可以驅(qū)動相應(yīng)二極管發(fā)光顯示；采用共陽極方式時，如圖〔b〕所示，譯碼器輸出低電平可以驅(qū)動相應(yīng)二極管發(fā)光顯示。為了防止電路中電流過大而燒壞二極管，電路中需串聯(lián)限流電阻。例如：當(dāng)采用共陰極方式時，假設(shè)要顯示數(shù)字“5〞，那么a，c，d，f，g段加高電平發(fā)光，其余各段加低電平熄滅。b=c=f=g=1，a=d=e=0時c=d=e=f=g=1，a=b=0時共陰極

下面通過對一種MSIBCD譯碼／驅(qū)動器電路的介紹，來加深對數(shù)字顯示譯碼器的了解。數(shù)字顯示譯碼器的主要作用是將輸入的代碼通過譯碼器譯成相應(yīng)的高、低電平信號，并驅(qū)動顯示器件發(fā)光、正確顯示。

74LS47是一種BCD輸入、開路輸出的4線-七段譯碼器／驅(qū)動器。其功能表如下表所示?！?〕集成顯示譯碼器74LS48引腳排列圖48驅(qū)動共陰，47驅(qū)動共陽譯碼驅(qū)動電路的一般組成功能表輔助端功能〔3〕數(shù)碼顯示電路的動態(tài)滅零3.2.3數(shù)據(jù)選擇器

數(shù)據(jù)選擇器是指能夠從多路輸人數(shù)據(jù)中選擇一路進行傳輸?shù)碾娐?，是一種多輸入、單輸出的組合邏輯電路，又稱為多路選擇器、多路開關(guān)或多路調(diào)制器。作用是將輸入并行數(shù)據(jù)變?yōu)榇袛?shù)據(jù)輸出，可以用一個單刀多擲開關(guān)來形象描述。常見的數(shù)據(jù)選擇器有2選1，4選1，8選1和16選1等。

1.4選1數(shù)據(jù)選擇器以下圖為雙4選1數(shù)據(jù)選擇器74HCl53的邏輯符號及外引線功能圖，其作用相當(dāng)于兩個單刀四擲開關(guān)，如以下圖(c)所示。圖中D0～D3為數(shù)據(jù)輸入端，其個數(shù)稱為通道數(shù)，Y為數(shù)據(jù)輸出端，A1A0為地址輸入端，由兩個數(shù)據(jù)選擇器共用。地址輸入端的個數(shù)m與通道數(shù)n應(yīng)滿足n=2m，A1A0的狀態(tài)組合確定D0～D3中的一個數(shù)據(jù)被選中，進行傳送輸出。74HCl53的邏輯功能表

2.數(shù)據(jù)選擇器的應(yīng)用數(shù)據(jù)選擇器的應(yīng)用主要有：通過級聯(lián)進行通道擴展，擴展數(shù)據(jù)輸入端的個數(shù)；配合門電路實現(xiàn)邏輯函數(shù)，組成函數(shù)發(fā)生器。(1)通道擴展當(dāng)數(shù)據(jù)選擇器輸入端個數(shù)缺乏時，可以利用選通端來進行通道擴展。例如用74HCl53完成8選1的工作。(2)組成函數(shù)發(fā)生器數(shù)據(jù)選擇器的一個重要應(yīng)用是用來實現(xiàn)邏輯函數(shù)。假設(shè)數(shù)據(jù)選擇器地址輸入端的個數(shù)為n，那么通過數(shù)據(jù)選擇器能夠?qū)崿F(xiàn)含有n+1個邏輯變量的邏輯函數(shù)。將其中的n個變量作為地址輸入變量，剩余的一個變量以原變量或反變量的形式從數(shù)據(jù)輸入端輸入。8選1數(shù)據(jù)選擇器74HC151功能表如表所示【例】請用8選1數(shù)據(jù)選擇器74HC151實現(xiàn)邏輯函數(shù)。解：由于該邏輯函數(shù)含有4個邏輯變量，因此選取其中的3個作為數(shù)據(jù)選擇器的地址輸入變量，1個作為數(shù)據(jù)輸入變量。這里，選取A，B，C作為地址輸入變量，D作為數(shù)據(jù)輸入變量，并將數(shù)據(jù)選擇器的輸出記做Y，那么：

將邏輯函數(shù)F整理后與Y比較可得：將D0～D7加至數(shù)據(jù)輸入端，在邏輯變量A，B，C的控制下，便可實現(xiàn)邏輯函數(shù)F，如下圖：3.2.4數(shù)據(jù)分配器數(shù)據(jù)分配器是將一路輸入變?yōu)槎嗦份敵龅碾娐?，是一種單輸入、多輸出的組合邏輯電路，又稱為多路解調(diào)器。作用是將串行數(shù)據(jù)輸入變?yōu)椴⑿袛?shù)據(jù)輸出，可以用一個單刀多擲開關(guān)來形象描述。下面以4路數(shù)據(jù)分配器為例進行說明。74HC139是雙4路數(shù)據(jù)分配器／2-4線譯碼器。邏輯符號與外引線功能圖如以下圖所示。當(dāng)用做數(shù)據(jù)分配器時，根據(jù)地址輸入端A1A0分別取00～11不同的值時，選中其中的1路輸出，功能表如下表所示。該器件與2-4線譯碼器功能一致。假設(shè)將A1A0看做譯碼器輸入端，G看做使能端，那么該器件就是一個2-4線譯碼器。所以任何帶使能端的全譯碼器(區(qū)別于局部譯碼器)均可以用做數(shù)據(jù)分配器。3.1.5加法器完成二進制數(shù)加法運算的單元電路稱為加法器。在數(shù)字系統(tǒng)中算術(shù)運算都是利用加法進行的，因此加法器是數(shù)字系統(tǒng)中最根本的運算單元。由于二進制運算可以用邏輯運算來表示，因此我們可以用邏輯設(shè)計的方法來設(shè)計運算電路。加法器按照所實現(xiàn)的邏輯功能不同，分為半加器和全加器。1.一位加法器半加器半加指的是只考慮將兩個二進制數(shù)相加，不考慮低位向本位的進位。實現(xiàn)半加邏輯功能的單元電路稱為半加器。半加器不考慮低位向本位的進位，因此它有兩個輸入端和兩個輸出端。全加器