存儲(chǔ)器概述及主存儲(chǔ)器(SRAM)

第４章存儲(chǔ)器4.1概述4.2主存儲(chǔ)器4.3高速緩沖存儲(chǔ)器(x)4.4輔助存儲(chǔ)器(x).1、存儲(chǔ)器概述 外部特性，性能參數(shù)，層次結(jié)構(gòu)2、靜態(tài)存儲(chǔ)器和動(dòng)態(tài)存儲(chǔ)器存儲(chǔ)單元構(gòu)成一位存儲(chǔ)單元及存儲(chǔ)陣列，多端口SRAM，讀寫時(shí)序3、半導(dǎo)體ROM存儲(chǔ)器

MROM，PROM，EPROM，EEPROM，F(xiàn)LASH4、存儲(chǔ)器芯片構(gòu)成以及存儲(chǔ)器主要技術(shù)指標(biāo)5、存儲(chǔ)器擴(kuò)展技術(shù) 位、字、字位擴(kuò)展6、數(shù)據(jù)校驗(yàn)碼奇偶校驗(yàn)碼，海明碼，CRC碼本章安排.本章將解決的主要問題1、半導(dǎo)體存儲(chǔ)器的分類、組成及組成部件的作用及工作原理、讀/寫操作的基本過程。2、SRAM芯片的組成特點(diǎn)、工作過程、典型芯片的引腳信號(hào)。3、半導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo)、芯片的擴(kuò)充、CPU與半導(dǎo)體存儲(chǔ)器間的連接。.在現(xiàn)代計(jì)算機(jī)中,存儲(chǔ)器處于全機(jī)中心地位,其原因是:(1)

當(dāng)前計(jì)算機(jī)正在執(zhí)行的程序和數(shù)據(jù)(除了暫存于CPU寄存器的)均存放在存儲(chǔ)器中。CPU直接從存儲(chǔ)器取指令或存取數(shù)據(jù)。(2)

計(jì)算機(jī)系統(tǒng)中輸入輸出設(shè)備數(shù)量增多，數(shù)據(jù)傳送速度加快，因此采用了直接存儲(chǔ)器存取(DMA)技術(shù)和I/O通道技術(shù)，在存儲(chǔ)器與輸入輸出系統(tǒng)之間直接傳送數(shù)據(jù)。(3)

共享存儲(chǔ)器的多處理機(jī)的出現(xiàn)，利用存儲(chǔ)器存放共享數(shù)據(jù)，并實(shí)現(xiàn)處理機(jī)之間的通信，更加強(qiáng)了存儲(chǔ)器作為全機(jī)中心的地位。

由于中央處理器都是由高速器件組成，不少指令的執(zhí)行速度基本上取決于主存儲(chǔ)器的速度。所以，計(jì)算機(jī)解題能力的提高、應(yīng)用范圍的日益廣泛和系統(tǒng)軟件的日益豐富，無一不與主存儲(chǔ)器的技術(shù)發(fā)展密切相關(guān)。簡介.第七講存儲(chǔ)器（一）.存儲(chǔ)器分類存儲(chǔ)器概述存儲(chǔ)器的層次結(jié)構(gòu)存儲(chǔ)器的技術(shù)指標(biāo)主存儲(chǔ)器(一)本講主要內(nèi)容.存儲(chǔ)器概述1、存儲(chǔ)器：是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，用來存放程序和數(shù)據(jù)。2、存儲(chǔ)元：存儲(chǔ)器的最小組成單位，用以存儲(chǔ)1位二進(jìn)制代碼。3、存儲(chǔ)單元：是CPU訪問存儲(chǔ)器基本單位，由若干個(gè)具有相同操作屬性的存儲(chǔ)元組成。8051是8位單片機(jī)，一個(gè)存儲(chǔ)單元是8位(一個(gè)字節(jié))，8051是按字節(jié)編址計(jì)算機(jī)：可編址的最小單位是字節(jié)的計(jì)算機(jī)。4、單元地址：簡稱地址，在存儲(chǔ)器中用以表識(shí)存儲(chǔ)單元的唯一編號(hào)，CPU通過該編號(hào)訪問相應(yīng)的存儲(chǔ)單元。5、存儲(chǔ)空間：即系統(tǒng)中存儲(chǔ)設(shè)備的總?cè)萘恳?、幾個(gè)基本概念..二、存儲(chǔ)器分類1.按存儲(chǔ)介質(zhì)分類(1)半導(dǎo)體存儲(chǔ)器(2)磁表面存儲(chǔ)器(3)磁芯存儲(chǔ)器(4)光盤存儲(chǔ)器易失TTL、MOS磁頭、載磁體硬磁材料、環(huán)狀元件激光、磁光材料非易失.(1)存取時(shí)間與物理地址無關(guān)（隨機(jī)訪問）順序存取存儲(chǔ)器磁帶4.12.按存取方式分類(2)存取時(shí)間與物理地址有關(guān)（串行訪問）隨機(jī)存儲(chǔ)器只讀存儲(chǔ)器直接存取存儲(chǔ)器磁盤在程序的執(zhí)行過程中可讀可寫在程序的執(zhí)行過程中只讀.磁盤、磁帶、光盤高速緩沖存儲(chǔ)器（Cache）FlashMemory存儲(chǔ)器主存儲(chǔ)器輔助存儲(chǔ)器MROMPROMEPROMEEPROMRAMROM靜態(tài)RAM動(dòng)態(tài)RAM3.按在計(jì)算機(jī)中的作用分類4.1.高低小大快慢輔存寄存器緩存主存磁盤光盤磁帶光盤磁帶速度容量價(jià)格位／1.存儲(chǔ)器三個(gè)主要特性的關(guān)系三、存儲(chǔ)器的層次結(jié)構(gòu)CPUCPU主機(jī)4.1.

名稱

高速緩沖存儲(chǔ)器

主存儲(chǔ)器

外存儲(chǔ)器

簡稱

Cache主存

外存

用途高速存取指令和數(shù)據(jù)

存放計(jì)算機(jī)運(yùn)行期間的大量程序和數(shù)據(jù)

存放系統(tǒng)程序和大型數(shù)據(jù)文件及數(shù)據(jù)庫

特點(diǎn)

存取速度快，但存儲(chǔ)容量小

存取速度較快，存儲(chǔ)容量不大

存儲(chǔ)容量大，位成本低存儲(chǔ)器的用途和特點(diǎn).緩存CPU主存輔存2.緩存主存層次和主存輔存層次緩存主存輔存主存虛擬存儲(chǔ)器10ns20ns200nsms虛地址邏輯地址實(shí)地址物理地址4.1（速度）（容量）（現(xiàn)在訪問時(shí)間已大大縮短）單片機(jī)里沒有緩存，高端CPU里才有主存儲(chǔ).主存儲(chǔ)器一、概述1.主存的基本組成存儲(chǔ)體驅(qū)動(dòng)器譯碼器MAR控制電路讀寫電路MDR地址總線數(shù)據(jù)總線讀寫…………….2.主存和處理器

的聯(lián)系微處理器主存讀數(shù)據(jù)總線地址總線寫4.2.(2)存儲(chǔ)速度4.主存的技術(shù)指標(biāo)(1)存儲(chǔ)容量(3)存儲(chǔ)器的帶寬主存存放二進(jìn)制代碼的總位數(shù)

讀出時(shí)間寫入時(shí)間存儲(chǔ)器的訪問時(shí)間

存取時(shí)間存取周期讀周期寫周期

連續(xù)兩次獨(dú)立的存儲(chǔ)器操作（讀或?qū)懀┧璧淖钚￠g隔時(shí)間

位/秒4.2.芯片容量二、半導(dǎo)體存儲(chǔ)芯片簡介1.半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu)譯碼驅(qū)動(dòng)存儲(chǔ)矩陣讀寫電路1K×4位16K×1位8K×8位片選線讀/寫控制線地址線…數(shù)據(jù)線…地址線（單向）數(shù)據(jù)線（雙向）1041411384.2.二、半導(dǎo)體存儲(chǔ)芯片簡介1.半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu)譯碼驅(qū)動(dòng)存儲(chǔ)矩陣讀寫電路片選線讀/寫控制線地址線…數(shù)據(jù)線…片選線讀/寫控制線（低電平寫高電平讀）（允許讀）4.2CSCEWE（允許寫）WEOE.存儲(chǔ)芯片片選線的作用用16K×1位的存儲(chǔ)芯片組成64K×8位的存儲(chǔ)器

32片當(dāng)?shù)刂窞?5535時(shí)，此8片的片選有效8片16K×1位8片16K×1位8片16K×1位8片16K×1位4.2.0,015,015,70,7

讀/寫控制電路

地址譯碼器

字線015……16×8矩陣………07D07D位線讀/寫選通A3A2A1A0……2.半導(dǎo)體存儲(chǔ)芯片的譯碼驅(qū)動(dòng)方式(1)線選法4.200000,00,7…0…07…D07D讀/寫選通

讀/寫控制電路

.A3A2A1A0A40,310,031,031,31

Y地址譯碼器

X地址譯碼器

32×32矩陣……A9I/OA8A7A56AY0Y31X0X31D讀/寫……(2)重合法4.200000000000,031,00,31……I/OD0,0讀.

基本存儲(chǔ)元是組成存儲(chǔ)器的基礎(chǔ)和核心,它用來存儲(chǔ)一位二進(jìn)制信息0或1。六管基本存儲(chǔ)單元電路

三、隨機(jī)存取存儲(chǔ)器(RAM)

1.靜態(tài)RAM(SRAM)

.(1)靜態(tài)RAM基本電路A′觸發(fā)器非端1T4T~觸發(fā)器5TT6、行開關(guān)7TT8、列開關(guān)7TT8、一列共用A

觸發(fā)器原端T1~T4T5T6T7T8A′A寫放大器寫放大器DIN寫選擇讀選擇DOUT讀放位線A位線A′列地址選擇行地址選擇4.2T1~T4.A′T1

~T4T5T6T7T8A寫放大器寫放大器DIN寫選擇讀選擇讀放位線A位線A′列地址選擇行地址選擇DOUT①靜態(tài)RAM基本電路的讀

操作行選

T5、T6開4.2T7、T8開列選讀放DOUTVAT6T8DOUT讀選擇有效.T1~T4T5T6T7T8A′ADIN位線A位線A′列地址選擇行地址選擇寫放寫放讀放DOUT寫選擇讀選擇②靜態(tài)RAM基本電路的寫

操作行選T5、T6開兩個(gè)寫放DIN4.2列選T7、T8開（左）

反相T5A′（右）

T8T6ADINDINT7寫選擇有效T1~T4....ABCSDOUTOE地址有效地址失效片選失效數(shù)據(jù)有效數(shù)據(jù)穩(wěn)定高阻(3)靜態(tài)RAM讀時(shí)序tAtCOtOHAtOTDtRC片選有效4.2讀周期

tRC

地址有效下一次地址有效讀時(shí)間

tA

地址有效數(shù)據(jù)穩(wěn)定tCO

片選有效數(shù)據(jù)穩(wěn)定tOTD

片選失效輸出高阻tOHA

地址失效后的數(shù)據(jù)維持時(shí)間tOOtOO

OE有效輸出數(shù)據(jù)穩(wěn)定.ACSWEDOUTDIN(4)靜態(tài)RAM(2114)寫

時(shí)序tWCtWtAWtDWtDHtWR寫周期

tWC

地址有效下一次地址有效4.2寫時(shí)間

tW

寫命令WE

的有效時(shí)間tAW地址有效片選有效的滯后時(shí)間tWR片選失效下一次地址有效tDW數(shù)據(jù)穩(wěn)定

WE失效tDH

WE失效后的數(shù)據(jù)維持時(shí)間.存儲(chǔ)速度TA的時(shí)間約幾nS~幾十nS存取時(shí)間

使用此SRAM，處理器從給出地址到從數(shù)據(jù)總線上取數(shù)的時(shí)間TA'，不能少于55nS，其他時(shí)間參數(shù)也不能少于存儲(chǔ)器數(shù)據(jù)表中的值(因此叫異步存儲(chǔ)器)。標(biāo)準(zhǔn)8051比較慢，TA'遠(yuǎn)高于55nS，因此可直接使用。高速的處理器的TA'低到1nS，必須通過設(shè)置將TA'調(diào)慢至符合存儲(chǔ)器要求(8051無此設(shè)置功能)例如CY622556N-55的TA為55nS，(又叫靜態(tài)RAM=SRAM，一個(gè)重要特點(diǎn)是保持電流低到0.1微安，可以長時(shí)間由電池保持?jǐn)?shù)據(jù))

4.2.8031最小應(yīng)用系統(tǒng)PSENOE2023/1/1333.

地址鎖存器一般采用74LS373，采用74LS373的地址總線的擴(kuò)展電路如下圖2023/1/1334.圖9-7AT89C51外擴(kuò)一片6264的電路連接例9-1對AT89C51單片機(jī)外擴(kuò)一片8kB的RAM6264芯片。解：擴(kuò)展的電路連接如圖9-7所示。由于只有一片存儲(chǔ)器芯片，所以將6264的片選直接接地。6264芯片