維修電工技師電子技術(shù)-數(shù)字鐘

有校時(shí)功能的數(shù)字鐘一、基本要求1、有“時(shí)”“分”的十進(jìn)數(shù)位顯示，“秒”信號(hào)驅(qū)動(dòng)LED亮，暗。1整理課件2、24小時(shí)爲(wèi)一周期

計(jì)數(shù)器74LS160解碼器74LS49

3、有校時(shí)電路

(預(yù)置數(shù)功能)

作用：數(shù)字時(shí)鐘的走時(shí)與標(biāo)準(zhǔn)時(shí)間一致。

方法：採(cǎi)用開關(guān)控制4、定時(shí)間起鬧

3～5S

5、採(cǎi)用TTL電路(74LS系例)74LS系例工作速度快,功耗低。2整理課件二、方框圖3整理課件4整理課件74LS90—集成異步二、五、十進(jìn)加法計(jì)數(shù)器一、管腳排列5整理課件

：五進(jìn)計(jì)數(shù)器的時(shí)鐘輸入端Ro(1)和Ro(2)：異步復(fù)位端僅當(dāng)Ro(1)×Ro(2)＝“1”時(shí)復(fù)位

Ro(1)×Ro(2)＝“0”時(shí)計(jì)數(shù)NC：空腳S9(1)和S9(2)：異步置9端僅當(dāng)S9(1)×S9(2)＝“1”時(shí)置10016整理課件

僅當(dāng)S9(1)×S9(2)＝“0”時(shí)計(jì)數(shù)CPA：二進(jìn)計(jì)數(shù)器的時(shí)鐘輸入端下降沿有效。QA：二進(jìn)計(jì)數(shù)器的輸出端。QD；QB；QC：五進(jìn)計(jì)數(shù)器的輸出端。GND：接地。7整理課件二、功能表輸入輸出復(fù)位輸入置位輸入RO(1)RO(2)S9(1)S9(2)CPACPBQDQCQBQA110×××000011×00000××111001CP0二進(jìn)計(jì)數(shù)0CP五進(jìn)計(jì)數(shù)CPQA8421十進(jìn)QDCP5421十進(jìn)8整理課件Ro(1)×Ro(2)＝S9(1)S9(2)＝0在加法計(jì)數(shù)時(shí),S9(1).S9(2)端最少應(yīng)有一端接地。Ro(1).Ro(2)端必須有一端接地。9整理課件三、74LS90邏輯電路圖10整理課件內(nèi)部結(jié)構(gòu):四個(gè)主從JK觸發(fā)器+門電路組成,整個(gè)計(jì)數(shù)器由二部分組成:第一部分是一位二進(jìn)制計(jì)數(shù)器11整理課件第二部分是五進(jìn)制計(jì)數(shù)器12整理課件13整理課件14整理課件15整理課件16整理課件17整理課件18整理課件十進(jìn)制計(jì)數(shù)器8421碼將QA與CPB聯(lián)接,輸出高低位順序?yàn)镼D；QC；QB；QA19整理課件20整理課件21整理課件22整理課件2、5421碼將QD與CPA聯(lián)接,輸出高低位順序?yàn)镼A；QD；QC；QB23整理課件24整理課件標(biāo)準(zhǔn)時(shí)間源標(biāo)準(zhǔn)時(shí)間源產(chǎn)生的秒脈沖是計(jì)時(shí)的基準(zhǔn)信號(hào)，要求有高的穩(wěn)定度，為保證數(shù)字鐘的計(jì)時(shí)精度，一般選用石英晶體振蕩器電路。石英晶體振蕩器的特點(diǎn)是振蕩頻率準(zhǔn)確、電路結(jié)構(gòu)簡(jiǎn)單、頻率容易調(diào)整。常取石英晶體的振蕩頻率為32768Kz，經(jīng)15級(jí)2分頻電路后，輸出端正好可得到1Hz的標(biāo)準(zhǔn)脈沖。25整理課件26整理課件如果精度要求不高可以采用集成電路定時(shí)器555與RC組成的多諧振蕩器。

27整理課件28整理課件標(biāo)準(zhǔn)時(shí)間源

本案例標(biāo)準(zhǔn)時(shí)間源電路的組成分三部分：1、

交流市電降壓。2、

密特整形電路。

3、采用74LS90經(jīng)二級(jí)分頻得到秒信號(hào)。

29整理課件30整理課件二級(jí)分頻

31整理課件74LS160

中規(guī)模集成同步十進(jìn)制加法計(jì)數(shù)器一、管腳排列32整理課件33整理課件34整理課件35整理課件二功能表清零置數(shù)使能時(shí)鐘輸出功能CRPE

EPETCPQ3Q2Q1Q001×0×××××0000D3D2D1D0異步清零同步置數(shù)1111

加計(jì)數(shù)同步計(jì)數(shù)11110××0××

保持包括

CO=036整理課件保持:37整理課件三、應(yīng)用1、60進(jìn)制的秒計(jì)數(shù)器38整理課件CO=Q3Q0.ET當(dāng)Q3Q2Q1Q0=1001時(shí),CO=1即計(jì)數(shù)到9之前,CO一直為低電平,而計(jì)數(shù)到9時(shí),CO跳變?yōu)楦唠娖?若CO直接接CP,則在個(gè)位計(jì)數(shù)到9就進(jìn)行了進(jìn)位∴加非門,變?yōu)閭€(gè)位的計(jì)數(shù)從9變0時(shí),十位計(jì)入一個(gè)“1”。39整理課件2、24進(jìn)制的計(jì)數(shù)器40整理課件譯碼、顯示電路譯碼器由4片74LS49組成，每1片74LS49驅(qū)動(dòng)1只數(shù)碼管，顯示時(shí)和分。74LS49為集電極開路輸出的BCD七段譯碼器、驅(qū)動(dòng)器，輸出端（a～g）為高電平有效，可驅(qū)動(dòng)燈緩沖器或共陰極的LED數(shù)碼管。41整理課件74LS49的引腳和邏輯符號(hào)如圖所示，42整理課件當(dāng)為低電平時(shí)，不管其它輸入端狀態(tài)如何，a～g均為低電平。當(dāng)要求輸出0～15時(shí)，消隱輸入端（)應(yīng)為高電平或開路。a～g7段輸出與數(shù)碼管顯示字符的關(guān)系如下圖所示。

43整理課件44整理課件數(shù)字鬧鐘的時(shí)、分快速校驗(yàn)電路

(一)構(gòu)思校時(shí)功能是數(shù)字鐘必備的基本功能，為電路簡(jiǎn)單，本例中只進(jìn)行時(shí)和分的校時(shí)。將秒分時(shí)三個(gè)計(jì)數(shù)器的串行計(jì)數(shù)方,為并行校時(shí)計(jì)數(shù)方法式,即將秒信號(hào)并行送到分時(shí)兩個(gè)計(jì)數(shù)器,使分時(shí)計(jì)數(shù)器快速計(jì)數(shù)到需要的數(shù)值,再恢復(fù)到串行計(jì)數(shù)方法式。45整理課件(二)方法設(shè)置二個(gè)控制開關(guān)S5校---校分

S6校---校時(shí)設(shè)置S5或S6低電平-----計(jì)時(shí)高電平-----校時(shí)46整理課件47整理課件(三)實(shí)施1.將秒計(jì)數(shù)器(個(gè)位)74LS160芯片的P與T分開2.分和時(shí)計(jì)數(shù)器(個(gè)位)74LS160芯片的CP端與G2,G4分開48整理課件1.當(dāng)S5和S6都接到計(jì)時(shí)時(shí),并行輸入的秒脈沖信號(hào)斷開,進(jìn)行串行計(jì)數(shù).49整理課件當(dāng)S5接到校時(shí)或S6接到校時(shí)時(shí),秒計(jì)數(shù)保持,停止計(jì)數(shù),此時(shí)時(shí)或分計(jì)數(shù)器的CP脈沖是秒信號(hào),進(jìn)行快速計(jì)數(shù),達(dá)到校時(shí)的目的。50整理課件起鬧電路

數(shù)字鬧鐘的起鬧電路，可由3個(gè)分組成。它包括起鬧控制電路、起鬧定時(shí)電路起鬧可控振蕩器。

51整理課件（1）起鬧控制電路起鬧控制電路要在時(shí)、分規(guī)定的時(shí)間起鬧，主要是設(shè)置譯碼電路翻譯出所需的起鬧時(shí)間。譯碼器的地址輸入是時(shí)、分計(jì)數(shù)器的有關(guān)狀態(tài)輸出，而譯碼器的輸出經(jīng)開關(guān)S1、S2、S3、S4可選擇時(shí)和分。當(dāng)鬧鐘的實(shí)際計(jì)時(shí)時(shí)間符合所選擇的起鬧時(shí)間時(shí)．產(chǎn)生-個(gè)起鬧控制信號(hào)（高電平）。起鬧控制電路原理見下圖

52整理課件53整理課件54整理課件起鬧控制電路中的譯碼器根據(jù)時(shí)、分計(jì)數(shù)器個(gè)位和十位的計(jì)數(shù)范圍不同，分別選用不同的譯碼電路。時(shí)、分計(jì)數(shù)器的十位計(jì)數(shù)范圍分別是0～2或0～5，因此可選用3-8譯碼器74LS138；而時(shí)、分計(jì)數(shù)器的個(gè)位都是十進(jìn)制，要選用4-16譯碼器或BCD-十進(jìn)制譯碼器，本實(shí)例中選用的是BCD-十進(jìn)制譯碼器74LS42。74LS42的引腳接線圖和功能表如下圖所示。74LS138的引腳接線圖和功能表如下圖所示。55整理課件74LS421)管腳排列圖56整理課件2)57整理課件58整理課件3-8譯碼器74LS13859整理課件60整理課件邏輯符號(hào)61整理課件（2）起鬧定時(shí)電路起鬧定時(shí)電路根據(jù)每次起鬧時(shí)間在3～5s范圍內(nèi)可調(diào)這一要求，選用中規(guī)模集成電路的單穩(wěn)態(tài)電路SN74121來(lái)實(shí)現(xiàn)。其定時(shí)時(shí)間的長(zhǎng)短可由元件參數(shù)的改變來(lái)實(shí)現(xiàn)。62整理課件SN74121為具有施密特觸發(fā)器輸入的單穩(wěn)態(tài)觸發(fā)器，可由正跳變觸發(fā)，也可由負(fù)跳變觸發(fā)。其正觸發(fā)輸入端（TR+)采用了施密特觸發(fā)器，因此，有較高的抗擾度。又由于內(nèi)部有鎖存電路，故對(duì)電源Vcc也有較高的抗擾度。SN74121的引腳圖、功能表如圖29-17所示，引出端符號(hào)說(shuō)明如表29-4所示。63整理課件SN74121的引腳圖64整理課件65整理課件66整理課件Q正脈沖輸出端負(fù)脈沖輸出端TR+正觸發(fā)輸入端TR-(A),TR-(B)負(fù)觸發(fā)輸入端Rext/Cext外接電阻/電容端Rint內(nèi)電阻端Cext外接電容端（正）NC空端67整理課件起鬧