cha基本邏輯門回顧分析實用

會計學(xué)1cha基本邏輯門回顧分析實用1、邏輯門:實現(xiàn)基本邏輯運算和復(fù)合邏輯運算的單元電路。2、邏輯門電路的分類二極管門電路三極管門電路TTL門電路MOS門電路PMOS門CMOS門邏輯門電路分立門電路集成門電路NMOS門3.1.1

數(shù)字集成電路簡介第1頁/共41頁各種系列邏輯電路的發(fā)展狀況3.1.1

數(shù)字集成電路簡介第2頁/共41頁TTL系列門MOS門平均延遲時間：75ns平均延遲時間：3~10ns結(jié)構(gòu)復(fù)雜、集成度低功耗低（0.01mw）功耗高（2~20mw

）開關(guān)速度較快結(jié)構(gòu)和制造工藝簡單容易實現(xiàn)高密度制作開關(guān)速度稍低在大規(guī)模的集成電路中，主要采用的是CMOS電路。第3頁/共41頁1、高、低電平產(chǎn)生的原理當S閉合，O=當S斷開，

O=0V+5V(低電平)(高電平)理想開關(guān)的兩個工作狀態(tài)：接通狀態(tài)：要求阻抗越小越好，相當于短路。斷開狀態(tài)：要求阻抗越大越好，相當于開路。3.1.2

MOS開關(guān)及其等效電路第4頁/共41頁2.產(chǎn)生的高、低電平半導(dǎo)體器件工作在截止區(qū):輸出高電平工作在飽和區(qū):輸出低電平第5頁/共41頁3V4V5VvGS=6ViD/mA42643210vGS/ViD/mA43210246810vDS/V可變電阻區(qū)飽和區(qū)VTN開啟電壓VT=2V輸出特性轉(zhuǎn)移特性vDS=6V截止區(qū)N

溝道增強型

MOS管:VGS>0（2）轉(zhuǎn)移特性

當VGS>VTN

時，管子導(dǎo)通，當VGS<VTN

時，管子截止，第6頁/共41頁+VDD+10VRD20kBGDSvIvO+VDD+10VRD20kGDSvIvO開啟電壓vTN=2V3）NMOS開關(guān)及其等效電路第7頁/共41頁+VDD+10VRD20kBGDSvIvO開啟電壓vTN=2ViD+VDD+10VRD20kGDSvIvORONRD3）NMOS開關(guān)及其等效電路第8頁/共41頁

GDBiD+-GS+-DSiD/mAiD/mA-2-40-1-2-3-40-10-8-6-4-2-3V-4V-5V

GS=-6V-1-2-3-4-6

GS/VuDS/V可變恒流區(qū)

漏極特性

轉(zhuǎn)移特性截止區(qū)

TPuDS=-6V開啟電壓TP=-2V（1）特性曲線S2）P溝道增強型

MOS

場效應(yīng)管P

溝道增強型

MOS管:VGS<0VGS>VTPMOS管導(dǎo)通VGS<VTPMOS管截止第9頁/共41頁3.2.2

CMOS

反相器1、工作原理AL1+VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0V0V-10V截止導(dǎo)通10V10V10V0V導(dǎo)通截止0VVTN=2VVTP=-2V邏輯圖邏輯表達式電路邏輯功能分析:1、列出電路狀態(tài)表；（根據(jù)輸入確定半導(dǎo)體器件開關(guān)狀態(tài)及輸出電平）2、列出真值表；3、確定邏輯功能。vi(A)0vO(L)1邏輯真值表10第10頁/共41頁(2)CMOS反相器的工作速度較高

在由于電路具有互補對稱的性質(zhì)，它的開通時間與關(guān)閉時間是相等的。平均延遲時間：10ns。

帶電容負載輸出從低電平跳變?yōu)楦唠娖捷敵鰪母唠娖教優(yōu)榈碗娖?.2.2

CMOS

反相器第11頁/共41頁3.2.3其他CMOS門電路A

BTN1TP1

TN2TP2L00011011截止導(dǎo)通截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通1110與非門1、CMOS與非門vA+VDD+10VTP1TN1TP2TN2ABLvBvLAB&00100111Y=(a)電路結(jié)構(gòu)(b)工作原理VTN=2VVTP=-2V0V10V第12頁/共41頁或非門2、CMOS或非門+VDD+10VTP1TN1TN2TP2ABLA

BTN1TP1TN2TP2L00011011截止導(dǎo)通截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通1000AB≥1001001110V10VVTN=2VVTP=-2V3.2.3其他CMOS門電路0~0V1~10V第13頁/共41頁3.CMOS與門AB&Y1+VDDVSSTP1TN1TP2TN2ABYABY&+VDDB1G1D1S1ATNTPB2D2S2G2VSS3.2.3其他CMOS門電路第14頁/共41頁4.CMOS或門Y1+VDDB1G1D1S1ATNTPB2D2S2G2VSSAB≥1ABY≥1+VDDVSSTP1TN1TN2TP2ABY3.2.3其他CMOS門電路第15頁/共41頁

VDD

B

A

L=A?

B

X

由或非門和與或非門組成5、異或門電路

3.2.3其他CMOS門電路第16頁/共41頁CMOS門電路分析3.2.3其他CMOS門電路第17頁/共41頁數(shù)據(jù)采集電路3.2.4CMOS傳輸門(雙向模擬開關(guān))

1.CMOS傳輸門電路的提出ADCCH1CH2CHN方案2計算機ADCCH1CH2CHN方案1ADCADC計算機第18頁/共41頁1.CMOS傳輸門電路電路υI/υO(shè)υo/υIC等效電路3.2.4CMOS傳輸門(雙向模擬開關(guān))

(TG門—TransmissionGate)CIO/OI/TG2.工作原理：TN、TP均導(dǎo)通，TN、TP均截止，導(dǎo)通電阻小(幾百歐姆)關(guān)斷電阻大(

≥109)第19頁/共41頁2、CMOS傳輸門電路的工作原理

設(shè)TP:|VTP|=2V，TN:VTN=2I的變化范圍為－5V到+5V。

5V+5V5V到+5VGSN<VTN,TN截止GSP=5V(-5V到+5V)=(10到0)V開關(guān)斷開，不能轉(zhuǎn)送信號GSN=-5V(－5V到+5V)=(0到-10)VGSP>0,TP截止1）當c=0，c=1時c=0=-5V，c

=1=+5VI/0O/I3.2.4CMOS傳輸門(雙向模擬開關(guān))

第20頁/共41頁

C

TP

vO/vI

vI/vO

+5V

–5V

TN

C

+5V5V－5V~+3VGSP=5V

(－3V~+5V)=2V~10VGSN=5V(－5V~+3V)=(10~2)Vb、I=3V~5VGSN>VTN,TN導(dǎo)通a、I=5V~3VTN導(dǎo)通，TP導(dǎo)通GSP>|VT|,TP導(dǎo)通C、I=3V~3V－3V~+5V－3V~+3V2）當c=1，c=0時3.2.4CMOS傳輸門第21頁/共41頁0傳輸門組成的數(shù)據(jù)選擇器C=0TG1導(dǎo)通,TG2斷開

L=XTG2導(dǎo)通,TG1斷開

L=YC=101XX斷開導(dǎo)通0101斷開X導(dǎo)通Y傳輸門組成的應(yīng)用3.2.4CMOS傳輸門第22頁/共41頁1.CMOS漏極開路門1.）CMOS漏極開路門的提出輸出短接，會產(chǎn)生低阻通路，大電流有可能導(dǎo)致器件的損毀，并且無法確定輸出是高電平還是低電平。3.3.2CMOS漏極開路（OD）門和三態(tài)輸出門電路+VDDTN1TN2AB+VDDAB0101L10線與線與能實現(xiàn)嗎?第23頁/共41頁（2）漏極開路門的結(jié)構(gòu)與邏輯符號+VDDTP1TN1TP2TN2ABL電路邏輯符號漏極開路門輸出連接(a)工作時必須外接電源和電阻;(b)與非邏輯不變00111103.3.2CMOS漏極開路（OD）門和三態(tài)輸出門電路第24頁/共41頁P1P2(c)可以實現(xiàn)線與功能;3.3.2CMOS漏極開路（OD）門和三態(tài)輸出門電路11100Rp取值？第25頁/共41頁

1、實現(xiàn)多個邏輯門輸出端的線與集電極開路門的應(yīng)用L=ABCD

ABCDL1L2L&&RVDDA&BCDL&L1L23.3.2CMOS漏極開路（OD）門和三態(tài)輸出門電路第26頁/共41頁2.三態(tài)(TSL)輸出門電路10011截止導(dǎo)通111高阻

×0

輸出L輸入A使能EN001100截止導(dǎo)通010截止截止×1邏輯功能：高電平有效的同相三態(tài)門01高阻3.3.2CMOS漏極開路（OD）門和三態(tài)輸出門電路三態(tài)輸出門電路邏輯符號第27頁/共41頁CS=1=

ABL____

AB

CS

&

L

EN邏輯符號其他三態(tài)與非門：

AB

CS

&

L

EN邏輯符號

高阻××00111011101001BAL數(shù)據(jù)輸入端EN

真值表

高阻××10111011101000BAL數(shù)據(jù)輸入端EN

真值表

=

ZLCS=0=

ZLCS=1CS=0=

ABL____低電平有效高電平有效3.3.2CMOS漏極開路（OD）

門和三態(tài)輸出門電路第28頁/共41頁(1)構(gòu)成總線轉(zhuǎn)輸結(jié)構(gòu)EN1EN1EN1…G1G2GnD0AD0BD0N數(shù)據(jù)總線011…101…110…任何時刻，只允許一個三態(tài)門使能，其余為高阻態(tài)。RAMROMI/OD03.3.2CMOS漏極開路（OD）門和三態(tài)輸出門電路3.應(yīng)用舉例：第29頁/共41頁

A

B

C

L1

L2

分析下圖所示邏輯門電路，根據(jù)輸入波形對應(yīng)畫出輸出波形C=0L1=AL2=BC=1L1=BL2=A3.3.2CMOS漏極開路（OD）門和三態(tài)輸出門電路第30頁/共41頁3.3.3邏輯門電路的一般特性1.輸入和輸出的高、低電平

vO

vI

驅(qū)動門G1

負載門G2

1

1

輸出高電平的下限值

VOH(min)輸入低電平的上限值VIL(max)輸入高電平的下限值VIH(min)輸出低電平的上限值

VOL(max)

輸出高電平+VDD

VOH(min)VOL(max)

G1門vO范圍

vO

輸出低電平

輸入高電平VIH(min)

VIL(max)

+VDD

G2門vI范圍

輸入低電平

vI

第31頁/共41頁驅(qū)動門負載門VNH

—當前級門輸出高電平的最小值時允許負向噪聲電壓的最大值。負載門輸入高電平時的噪聲容限：VNH=VOH(min)－VIH(min)2.噪聲容限：在保證輸出電平不變的條件下，輸入電平允許波動的范圍。它表示門電路的抗干擾能力.

1

驅(qū)動門

vo

1

負載門

vI

噪聲

0103.3.3邏輯門電路的一般特性第32頁/共41頁驅(qū)動門負載門VNL—當前級門輸出低電平的最大值時允許正向噪聲電壓的最大值負載門輸入低電平時的噪聲容限：

VNL=VIL(max)－VOL(max)

1

驅(qū)動門

vo

1

負載門

vI

噪聲

101第33頁/共41頁類型參數(shù)74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或tPHL(ns)782.10.93.傳輸延遲時間傳輸延遲時間是表征門電路開關(guān)速度的參數(shù)，它說明門電路在輸入脈沖波形的作用下，其輸出波形相對于輸入波形延遲了多長的時間。CMOS電路傳輸延遲時間

tPHL

輸出

50%

90%

50%

10%

tPLH

tf

tr

輸入

50%

50%

10%

90%

3.3.3邏輯門電路的一般特性第34頁/共41頁4.功耗靜態(tài)功耗：指的是當電路沒有狀態(tài)轉(zhuǎn)換時的功耗，即門電路空載時電源總電流ID與電源電壓VDD的乘積。5.延時功耗積是速度功耗綜合性的指標.延時功耗積，用符號DP表示 扇入數(shù)：取決于其的輸入端的個數(shù)。6.扇入與扇出數(shù)動態(tài)功耗：指的是電路在輸出狀態(tài)轉(zhuǎn)換時的功耗，對于TTL門電路來說，靜態(tài)功耗是主要的。CMOS電路的靜態(tài)功耗非常低，CMOS門電路有動態(tài)功耗3.3.3邏輯門電路的一般特性第35頁/共41頁10111電流方向?灌電流IILIOLIIL…1n個=nIIL

驅(qū)動門的所帶負載分為灌電流負載和拉電流負載兩種情況:（a)帶灌電流負載扇出數(shù)：是指其在正常工作情況下，所能帶同類門電路的最大數(shù)目。3.3.3邏輯門電路的一般特性負載門驅(qū)動門第36頁/共41頁01110電流方向?拉電流IIHIOH…1n個=nIIH(b)帶拉電流負載IIH如NOH=NOL則取兩者的最小值為門的扇出系數(shù)3.3.3邏輯門電路的一般特性負載門驅(qū)動門第37頁/共41頁電路類型電源電壓/V傳輸延遲時間/ns靜態(tài)功耗/mW功耗－延遲積/mW-ns直流噪聲容限輸出邏輯擺幅/VVNL/V