EDA技術(shù)與VHDL DSP Builder設(shè)計初步

會計學(xué)1EDA技術(shù)與VHDLDSPBuilder設(shè)計初步9.1Matlab/DSPBuilder及其設(shè)計流程KX康芯科技圖9-1基于Matlab、DSPBuilder、QuartusII等工具

第1頁/共127頁9.1Matlab/DSPBuilder及其設(shè)計流程KX康芯科技自動流程：1、MATLAB/Simulink建模；2、系統(tǒng)仿真；3、DSPBuilder完成VHDL轉(zhuǎn)換、綜合、適配、下載;4、嵌入式邏輯分析儀實時測試。手動流程：1、MATLAB/Simulink建模；2、系統(tǒng)仿真；3、DSPBuilder完成VHDL轉(zhuǎn)換、綜合、適配；4、Modelsim對TestBench功能仿真；5、QuartusII直接完成適配（進(jìn)行優(yōu)化設(shè)置）；6、QuartusII完成時序仿真；7、引腳鎖定；8、下載/配置與嵌入式邏輯分析儀等實時測試；9、對配置器件編程，設(shè)計完成。第2頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-2正弦波發(fā)生模塊原理圖

第3頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技9.2.1建立設(shè)計模型1、打開Matlab環(huán)境

圖9-2正弦波發(fā)生模塊原理圖

第4頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技9.2.1建立設(shè)計模型2、建立工作庫cde:/mkdir/myprj/sinwavecd/myprj/sinwave第5頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技3、了解simulink庫管理器

圖9-2正弦波發(fā)生模塊原理圖

第6頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技3、了解simulink庫管理器

圖9-5simulink庫管理器第7頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技4.simulink的模型文件

圖9-6建立新模型第8頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技5、放置SignalCompilder

6、放置IncrementDecrement

7.設(shè)置IncCount總線類型（BusType）；輸出位寬（Numberofbits）；增減方向（Direction）；開始值（StartingValue）；是否使用控制輸入（UseControlInputs）時鐘相位選擇（ClockPhaseSelection）第9頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-7放置SignalCompiler

第10頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-8遞增遞減模塊改名為IncCount7.設(shè)置IncCount第11頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-9設(shè)置遞增遞減模塊

7.設(shè)置IncCount第12頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-10LUT模塊7.設(shè)置IncCount第13頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技8、放置正弦查找表（SinLUT）127*sin[0:2*pi/2^6]:2*pi])9-1127*sin[0:2*pi/2^8]:2*pi])

9-2511*sin[0:2*pi/2^6]:2*pi])+512

9-3第14頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-11設(shè)置SinLUT

8、放置正弦查找表（SinLUT）第15頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-12Delay模塊及其參數(shù)設(shè)置窗9、放置Delay模塊第16頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-13設(shè)置SinCtrl

10、放置端口SinCtrl

第17頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-13設(shè)置SinCtrl

10、放置端口SinCtrl

第18頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-14設(shè)置乘法單元11、放置Product模塊第19頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-15設(shè)置SinOut

12.放置輸出端口SinOut13.設(shè)計文件存盤第20頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-16Step模塊9.2.2Simulink模型仿真1、加入仿真步進(jìn)模塊

第21頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-17Scope模型

9.2.2Simulink模型仿真2、添加波形觀察模塊第22頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-18Scope初始顯示2、添加波形觀察模塊第23頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-19設(shè)置Scope參數(shù)

3、Scope參數(shù)設(shè)置

第24頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-20sinout全圖

3、Scope參數(shù)設(shè)置

第25頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-21設(shè)置Step4、設(shè)置仿真激勵第26頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-22simulink仿真Start

4、設(shè)置仿真激勵第27頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-23simulink仿真設(shè)置

5、啟動仿真

第28頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-24有符號輸出波形（系統(tǒng)級仿真）5、啟動仿真

第29頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-25無符號輸出波形（系統(tǒng)級仿真）5、啟動仿真

第30頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-26無符號整數(shù)SignedInteger輸出電路

6、設(shè)計成無符號數(shù)據(jù)輸出

第31頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-27SinOut1模塊設(shè)置7、各模塊功能說明

第32頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-28ExtractBit模塊設(shè)置

7、各模塊功能說明

第33頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-29BusConversion模塊設(shè)置

7、各模塊功能說明

第34頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-30BusConcatenation模塊設(shè)置7、各模塊功能說明

第35頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-31SinOut1模塊設(shè)置

7、各模塊功能說明

第36頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-32NOT模塊設(shè)置7、各模塊功能說明

第37頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-33雙擊SignalCompiler

9.2.3SignalCompiler使用方法

1、分析當(dāng)前的模型第38頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-34打開SignalCompiler窗口

2、設(shè)置SignalCompiler

第39頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-35sinout工程處理信息

3、把模型文件MDL轉(zhuǎn)換成VHDL4、綜合（Synthesis）

5、QuartusII適配第40頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-36準(zhǔn)備執(zhí)行tcl文件

9.2.4使用ModelSim進(jìn)行RTL級仿真

第41頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-37ModelSim仿真結(jié)果

9.2.4使用ModelSim進(jìn)行RTL級仿真

第42頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-38ModelSim的信號設(shè)置

9.2.4使用ModelSim進(jìn)行RTL級仿真

第43頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-39設(shè)為Analog

9.2.4使用ModelSim進(jìn)行RTL級仿真

第44頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-40sinout工程的ModelSim仿真波形（RTL級仿真）

9.2.4使用ModelSim進(jìn)行RTL級仿真

第45頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-41打開QuartusII工程進(jìn)行編譯和時序仿真

9.2.5使用QuartusII實現(xiàn)時序仿真第46頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-42QuartusII工程VHDL程序?qū)嶓w

9.2.5使用QuartusII實現(xiàn)時序仿真第47頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-43打開QuartusII工程的vec仿真激勵文件

9.2.5使用QuartusII實現(xiàn)時序仿真第48頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-44設(shè)置仿真文件路徑

9.2.5使用QuartusII實現(xiàn)時序仿真第49頁/共127頁9.2正弦信號發(fā)生器設(shè)計

KX康芯科技圖9-45sinout工程的QuartusII仿真波形（門級時序仿真）

9.2.5使用QuartusII實現(xiàn)時序仿真9.2.6硬件測試與硬件實現(xiàn)第50頁/共127頁9.3DSPBuilder層次化設(shè)計

KX康芯科技圖9-46準(zhǔn)備建立subsystem

9.2.5使用QuartusII實現(xiàn)時序仿真第51頁/共127頁9.3DSPBuilder層次化設(shè)計

KX康芯科技圖9-47建立subsystem后

9.2.5使用QuartusII實現(xiàn)時序仿真第52頁/共127頁9.3DSPBuilder層次化設(shè)計

KX康芯科技圖9-48subsin/subsystem子系統(tǒng)圖

9.2.5使用QuartusII實現(xiàn)時序仿真第53頁/共127頁9.3DSPBuilder層次化設(shè)計

KX康芯科技圖9-49修改子系統(tǒng)名

9.2.5使用QuartusII實現(xiàn)時序仿真第54頁/共127頁9.3DSPBuilder層次化設(shè)計

KX康芯科技圖9-50修改SubSystem的端口

9.2.5使用QuartusII實現(xiàn)時序仿真第55頁/共127頁9.3DSPBuilder層次化設(shè)計

KX康芯科技圖9-51頂層圖的改變

9.2.5使用QuartusII實現(xiàn)時序仿真第56頁/共127頁9.3DSPBuilder層次化設(shè)計

KX康芯科技圖9-52含subsystem的subsint模型

9.2.5使用QuartusII實現(xiàn)時序仿真第57頁/共127頁9.3DSPBuilder層次化設(shè)計

KX康芯科技圖9-53Scope1波形圖

9.2.5使用QuartusII實現(xiàn)時序仿真第58頁/共127頁9.3DSPBuilder層次化設(shè)計

KX康芯科技圖9-54Scope波形圖

9.2.5使用QuartusII實現(xiàn)時序仿真第59頁/共127頁9.3DSPBuilder層次化設(shè)計

KX康芯科技圖9-55SubSystem設(shè)置

9.2.5使用QuartusII實現(xiàn)時序仿真第60頁/共127頁9.3DSPBuilder層次化設(shè)計

KX康芯科技圖9-56編輯singen的“Masktype”

9.2.5使用QuartusII實現(xiàn)時序仿真第61頁/共127頁9.4基于DSPBuilder的DDS設(shè)計

KX康芯科技圖9-57DDS系統(tǒng)

9.4.1DDS模塊設(shè)計

第62頁/共127頁9.4基于DSPBuilder的DDS設(shè)計

KX康芯科技圖9-58DDS子系統(tǒng)SubDDS

9.4.1DDS模塊設(shè)計

第63頁/共127頁9.4基于DSPBuilder的DDS設(shè)計

KX康芯科技

9.4.1DDS模塊設(shè)計

Freqword模塊：（Altbus）庫：AlteraDSPBuilder中IO&Bus庫參數(shù)“BusType”設(shè)為“signedInteger”參數(shù)“NodeType”設(shè)為“Inputport”參數(shù)“numberofbits”設(shè)為“32”

Phaseword模塊：（Altbus）庫：AlteraDSPBuilder中IO&Bus庫參數(shù)“BusType”設(shè)為“signedInteger”參數(shù)“NodeType”設(shè)為“Inputport”參數(shù)“numberofbits”設(shè)為“32”

第64頁/共127頁9.4基于DSPBuilder的DDS設(shè)計

KX康芯科技

9.4.1DDS模塊設(shè)計

Amp模塊：（Altbus）庫：AlteraDSPBuilder中IO&Bus庫參數(shù)“BusType”設(shè)為“signedInteger”參數(shù)“NodeType”設(shè)為“Inputport”參數(shù)“numberofbits”設(shè)為“10”

DDSout模塊：（Altbus）庫：AlteraDSPBuilder中IO&Bus庫參數(shù)“BusType”設(shè)為“signedInteger”參數(shù)“NodeType”設(shè)為“Outputport”參數(shù)“numberofbits”設(shè)為“10”

第65頁/共127頁9.4基于DSPBuilder的DDS設(shè)計

KX康芯科技

9.4.1DDS模塊設(shè)計

ParallelAdderSubtractor模塊：（ParallelAdderSubtractor）庫：AlteraDSPBuilder中Arithmetic庫參數(shù)“NumberofInputs”設(shè)為“2”“Add(+)Sub(-)”設(shè)為“++”選擇“Pipeline”參數(shù)“ClockPhaseSelection”Delay模塊：（Delay）庫：AlteraDSPBuilder中Storage庫參數(shù)“Depth”設(shè)為“1”參數(shù)“ClockPhaseSelection”設(shè)為“1”

第66頁/共127頁9.4基于DSPBuilder的DDS設(shè)計

KX康芯科技

9.4.1DDS模塊設(shè)計

Phaseword1模塊：（Altbus）庫：AlteraDSPBuilder中IO&Bus庫參數(shù)“BusType”設(shè)為“signedInteger”參數(shù)“NodeType”設(shè)為“InternalNode”參數(shù)“numberofbits”設(shè)為“32”

ParallelAdderSubtractor1模塊：（ParallelAdderSubtractor）庫：AlteraDSPBuilder中Arithmetic庫參數(shù)“NumberofInputs”設(shè)為“2”“Add(+)Sub(-)”設(shè)為“++”選擇“Pipeline”參數(shù)“ClockPhaseSelection”

第67頁/共127頁9.4基于DSPBuilder的DDS設(shè)計

KX康芯科技

9.4.1DDS模塊設(shè)計

BusConversion2模塊：（BusConversion）庫：AlteraDSPBuilder中IO&Bus庫參數(shù)“InputBusType”設(shè)為“signedInteger”參數(shù)“Input[numberofbits].[]”設(shè)為32參數(shù)“OutputBusType”設(shè)為“SignedInteger”參數(shù)“Output[numberofbits[.[]”設(shè)為“10”參數(shù)“InputBitConnectedtoOutputMSB”設(shè)為“31”參數(shù)“InputBitConnectedtoOutputLSB”設(shè)為“22”使用“Round”

Product模塊：（Product）庫：AlteraDSPBuilder中Arithemtic庫參數(shù)“Pipeline”設(shè)為“2”參數(shù)“ClockPhaseSelection”設(shè)為“1”不選擇“UseLPM”

第68頁/共127頁9.4基于DSPBuilder的DDS設(shè)計

KX康芯科技

9.4.1DDS模塊設(shè)計

BusConversion3模塊：（BusConversion）庫：AlteraDSPBuilder中IO&Bus庫參數(shù)“InputBusType”設(shè)為“signedInteger”參數(shù)“Input[numberofbits].[]”設(shè)為“20”參數(shù)“OutputBusType”設(shè)為“SignedInteger”參數(shù)“Output[numberofbits[.[]”設(shè)為“10”參數(shù)“InputBitConnectedtoOutputMSB”設(shè)為“18”參數(shù)“InputBitConnectedtoOutputLSB”設(shè)為“9”使用“Round”使用“Saturate”

第69頁/共127頁9.4基于DSPBuilder的DDS設(shè)計

KX康芯科技圖9-59DDS系統(tǒng)輸出波形

9.4.1DDS模塊設(shè)計

第70頁/共127頁9.4基于DSPBuilder的DDS設(shè)計

KX康芯科技圖9-60DDS系統(tǒng)輸出波形

9.4.1DDS模塊設(shè)計

第71頁/共127頁9.4基于DSPBuilder的DDS設(shè)計

KX康芯科技圖9-61FSK調(diào)制模型

9.4.2FSK調(diào)制器設(shè)計第72頁/共127頁9.4基于DSPBuilder的DDS設(shè)計

KX康芯科技圖9-62FSK調(diào)制的Sinulink仿真結(jié)果

9.4.2FSK調(diào)制器設(shè)計第73頁/共127頁9.4基于DSPBuilder的DDS設(shè)計

KX康芯科技圖9-63正交信號發(fā)生器MDL模型

9.4.3正交信號發(fā)生器設(shè)計第74頁/共127頁9.4基于DSPBuilder的DDS設(shè)計

KX康芯科技圖9-64數(shù)字移相信號發(fā)生器MDL模型

9.4.4數(shù)控移相信號發(fā)生器設(shè)計

第75頁/共127頁9.4基于DSPBuilder的DDS設(shè)計

KX康芯科技圖9-65數(shù)字移相信號發(fā)生器輸出波形

9.4.4數(shù)控移相信號發(fā)生器設(shè)計

第76頁/共127頁9.4基于DSPBuilder的DDS設(shè)計

KX康芯科技圖9-66AM發(fā)生器模型

9.4.5幅度調(diào)制信號發(fā)生器設(shè)計9-4第77頁/共127頁9.4基于DSPBuilder的DDS設(shè)計

KX康芯科技圖9-67AM模型仿真波形

9.4.5幅度調(diào)制信號發(fā)生器設(shè)計第78頁/共127頁9.5數(shù)字編碼與譯碼器設(shè)計

KX康芯科技圖9-68線性反饋移位寄存器的構(gòu)成

9.5.1偽隨機(jī)序列

（9-5）（9-6）第79頁/共127頁9.5數(shù)字編碼與譯碼器設(shè)計

KX康芯科技圖9-69m序列發(fā)生器模型

9.5.1偽隨機(jī)序列

第80頁/共127頁9.5數(shù)字編碼與譯碼器設(shè)計

KX康芯科技圖9-70修改后的m序列發(fā)生器模型

9.5.1偽隨機(jī)序列

第81頁/共127頁9.5數(shù)字編碼與譯碼器設(shè)計

KX康芯科技圖9-71m序列發(fā)生器Simulink仿真結(jié)果

9.5.1偽隨機(jī)序列

第82頁/共127頁9.5數(shù)字編碼與譯碼器設(shè)計

KX康芯科技

9.5.2幀同步檢出

（9-7）第83頁/共127頁9.5數(shù)字編碼與譯碼器設(shè)計

KX康芯科技圖9-72幀同步檢出模型

9.5.2幀同步檢出第84頁/共127頁9.5數(shù)字編碼與譯碼器設(shè)計

KX康芯科技圖9-73bxp1m子系統(tǒng)

9.5.2幀同步檢出第85頁/共127頁9.5數(shù)字編碼與譯碼器設(shè)計

KX康芯科技圖9-74bxn1m子系統(tǒng)

9.5.2幀同步檢出第86頁/共127頁9.5數(shù)字編碼與譯碼器設(shè)計

KX康芯科技圖9-75幀同步的巴克碼檢測仿真結(jié)果

9.5.2幀同步檢出第87頁/共127頁9.6硬件環(huán)HIL仿真設(shè)計

KX康芯科技圖9-76插入HIL的Simulink模型硬件仿真說明圖

9.6.1HIL仿真流程

1．首先完成一個Simulink模型設(shè)計第88頁/共127頁9.6硬件環(huán)HIL仿真設(shè)計

KX康芯科技圖9-77掃頻濾波信號發(fā)生器Simulink模型圖，文件名freqsweep.mdl

9.6.1HIL仿真流程

1．首先完成一個Simulink模型設(shè)計第89頁/共127頁9.6硬件環(huán)HIL仿真設(shè)計

KX康芯科技圖9-78掃頻濾波信號發(fā)生器算法（軟件）仿真波形

9.6.1HIL仿真流程

1．首先完成一個Simulink模型設(shè)計第90頁/共127頁9.6硬件環(huán)HIL仿真設(shè)計

KX康芯科技圖9-79SignalCompiler對掃頻濾波信號發(fā)生器進(jìn)行轉(zhuǎn)換、綜合和適配

9.6.1HIL仿真流程

2．通過DSPBuilder轉(zhuǎn)化成QuartusII的工程

第91頁/共127頁9.6硬件環(huán)HIL仿真設(shè)計

KX康芯科技圖9-80消去原設(shè)計，加入HIL模塊

9.6.1HIL仿真流程

3．用HIL模塊取代設(shè)計模型的所有電路第92頁/共127頁9.6硬件環(huán)HIL仿真設(shè)計

KX康芯科技圖9-81向Simulink圖中拖入HIL模塊

9.6.1HIL仿真流程

3．用HIL模塊取代設(shè)計模型的所有電路第93頁/共127頁9.6硬件環(huán)HIL仿真設(shè)計

KX康芯科技圖9-82HIL模塊工程加載與參數(shù)設(shè)置窗

4．HIL模塊參數(shù)設(shè)置

第94頁/共127頁9.6硬件環(huán)HIL仿真設(shè)計

KX康芯科技圖9-83HIL模塊編譯與編程窗

4．HIL模塊參數(shù)設(shè)置

第95頁/共127頁9.6硬件環(huán)HIL仿真設(shè)計

KX康芯科技圖9-84加入了HIL模塊的掃頻濾波電路模型

9.6.1HIL仿真流程

5．進(jìn)行HIL硬件仿真

第96頁/共127頁9.6硬件環(huán)HIL仿真設(shè)計

KX康芯科技圖9-84加入了HIL模塊的掃頻濾波電路模型

9.6.1HIL仿真流程

5．進(jìn)行HIL硬件仿真

第97頁/共127頁9.6硬件環(huán)HIL仿真設(shè)計

KX康芯科技圖9-86利用專用編程模塊向FPGA下載

5．進(jìn)行HIL硬件仿真

第98頁/共127頁9.6硬件環(huán)HIL仿真設(shè)計

KX康芯科技圖9-87加入了HIL模塊的FSK模型

9.6.2FSK的HIL仿真第99頁/共127頁9.6硬件環(huán)HIL仿真設(shè)計

KX康芯科技圖9-88加入了HIL模塊的FSK模型中方波信號參數(shù)設(shè)置窗口

9.6.2FSK的HIL仿真第100頁/共127頁9.6硬件環(huán)HIL仿真設(shè)計

KX康芯科技圖9-89加入了HIL模塊的FSK模型中仿真參數(shù)設(shè)置窗口

9.6.2FSK的HIL仿真第101頁/共127頁9.6硬件環(huán)HIL仿真設(shè)計

KX康芯科技圖9-90加入了HIL模塊的FSK模型仿真波形圖

9.6.2FSK的HIL仿真第102頁/共127頁9.7DSPBuilder的狀態(tài)機(jī)設(shè)計

KX康芯科技圖9-91由狀態(tài)機(jī)模塊和雙口RAM構(gòu)成的FIFO存儲器電路fifo_control.mdl

9.7.1FIFO控制狀態(tài)機(jī)設(shè)計示例

第103頁/共127頁9.7DSPBuilder的狀態(tài)機(jī)設(shè)計

KX康芯科技圖9-92加減計數(shù)器模塊Up_Down_Counter內(nèi)部電路

9.7.1FIFO控制狀態(tài)機(jī)設(shè)計示例

第104頁/共127頁9.7DSPBuilder的狀態(tài)機(jī)設(shè)計

KX康芯科技圖9-93狀態(tài)機(jī)轉(zhuǎn)換表圖

9.7.1FIFO控制狀態(tài)機(jī)設(shè)計示例

第105頁/共127頁9.7DSPBuilder的狀態(tài)機(jī)設(shè)計

KX康芯科技圖9-94庫中默認(rèn)狀態(tài)機(jī)表模塊

9.7.1FIFO控制狀態(tài)機(jī)設(shè)計示例

第106頁/共127頁9.7DSPBuilder的狀態(tài)機(jī)設(shè)計

KX康芯科技表9-1FIFO控制器狀態(tài)轉(zhuǎn)換表

9.7.1FIFO控制狀態(tài)機(jī)設(shè)計示例

當(dāng)前狀態(tài)條件次態(tài)empty(push=1)&(count_in!=250)push_not_fullempty(push=0)&(pop=0)idlefull(push=0)&(pop=0)idlefull(pop=1)pop_not_emptyidle(pop=1)&(count_in=0)emptyidlepush=1push_not_fullidle(pop=1)&(count_in!=0)pop_not_emptyidle(push=1)&(count_in=250)fullpop_not_empty(push=0)&(pop=0)idlepop_not_empty(pop=1)&(count_in=0)emptypop_not_empty(push=1)&(count_in!=250)push_not_fullpop_not_empty(pop=1)&(count_in!=0)pop_not_emptypop_not_empty(push=1)&(count_in=250)fullpush_not_full(push=0)&(pop=0)idlepush_not_full(push=1)&(count_in=0)emptypush_not_full(push=1)&(count_in!=250)push_not_fullpush_not_full(push=1)&(count_in=250)fullpush_not_full(pop=1)&(count_in!=0)pop_not_empty第107頁/共127頁9.7DSPBuilder的狀態(tài)機(jī)設(shè)計

KX康芯科技圖9-95狀態(tài)機(jī)模塊圖

9.7.2狀態(tài)機(jī)設(shè)計流程第108頁/共127頁9.7DSPBuilder的狀態(tài)機(jī)設(shè)計

KX康芯科技圖9-96狀態(tài)機(jī)表的“Inputs”頁

9.7.2狀態(tài)機(jī)設(shè)計流程第109頁/共127頁9.7DSPBuilder的狀態(tài)機(jī)設(shè)計

KX康芯科技圖9-97狀態(tài)機(jī)表的“States”頁

9.7.2狀態(tài)機(jī)設(shè)計流程第110頁/共127頁9.7DSPBuilder的狀態(tài)機(jī)設(shè)計

KX康芯科技表9-2定義條件描述的條件操作符的優(yōu)先級別

9.7.2狀態(tài)機(jī)設(shè)計流程比較操作符說明優(yōu)先級示例-unary)負(fù)1-1(…)括號1(1)=數(shù)值相等2in1=5!=不等于2in1!=5>大于2in1>in2>=大于等于2in1>=in2<小于2in1<in2<=小于等于2in1<=in2&與2(in1=in2)&(in3>=4)

或2(in1=in2)(in1>=in2)第111頁/共127頁9.7DSPBuilder的狀態(tài)機(jī)設(shè)計

KX康芯科技表9-3順序計算判斷示例

9.7.2狀態(tài)機(jī)設(shè)計流程當(dāng)前狀條件次態(tài)Idle(pop=1)&(count_in=0)emptyIdlepush=1push-_not_fullIdle(pop=1)&(count_in!=0)pop_not_emptyIdle(push=1)&(count_in=250)full第112頁/共127頁9.7DSPBuilder的狀態(tài)機(jī)設(shè)計

KX康芯科技

9.7.2狀態(tài)機(jī)設(shè)計流程【例9-1】

IF((pop_sig=1)AND(conut_in_sig=0))THENnext_state<=empty_st；ELSIF(push_sig=1)THENnext_state<=push_not_full_st;ELSIF(pop_sig=1)AND(conut_in_sig/=0))THENnext_state<=pop_not_empty_st;ELSIF(push_sig=1)AND(conut_in_sig=250))THENnext_state<=full_st;ELSEnext_state<=idle_st;ENDIF;第113頁/共127頁9.7DSPBuilder的狀態(tài)機(jī)設(shè)計

KX康芯科技表9-4表9-3的改變

9.7.2狀態(tài)機(jī)設(shè)計流程當(dāng)前狀條件次態(tài)Idle(pop=1)&(count_in=0)emptyIdle(push=1)&(count_in=250)fullIdle(pop=1)&(count_in!=0)pop_not_emptyIdlepush=1push-_not_full第114頁/共127頁9.7DSPBuilder的狀態(tài)機(jī)設(shè)計

KX康芯科技

9.7.2狀態(tài)機(jī)設(shè)計流程【例9-2】IF((pop_sig=1)AND(conut_in_sig=0))THENnext_state<=empty_st;ELSIF(pop_sig=1)AND(conut_in_sig/=0))THENnext_state<=pop_not_empty_st;