EDA技術(shù)實用教程8位數(shù)碼掃描顯示

姓名學(xué)號實驗序號2實驗時間2012-10-17指導(dǎo)教師成績實驗項目名稱8位數(shù)碼掃描顯示學(xué)院：電氣信息學(xué)院專業(yè)：電子信息工程班級：一班實驗學(xué)習(xí)掃描顯示電路的設(shè)計。目如圖6-20所示的是8位數(shù)碼掃描顯示電路，其中每個數(shù)碼管的8個段：h、g、f、e、d、c、b、a（h是小數(shù)點）都連在一起，8個數(shù)碼管分別由8個選通信號kl?k8來選擇。被選通的數(shù)碼管顯示數(shù)據(jù)。例如，在某一時刻，k3為高電平，其余選通信號為低電平，這時僅k3對應(yīng)的數(shù)碼管顯示來自段信號端的數(shù)據(jù)，而其他7個數(shù)碼管呈現(xiàn)關(guān)閉狀態(tài)。根據(jù)這種電路狀況，如果希望在8個數(shù)碼管顯示希望的數(shù)據(jù)，就必須使得8個選通信號kl?k8分別被單獨選通，與此同時，在段信號輸入口加上希望在該對應(yīng)數(shù)碼管上顯示的數(shù)據(jù)，于是隨著選通信號的掃變，就能實現(xiàn)掃描顯示的目的。例6-22是掃描顯示的示例程序，其中CLK是掃描時鐘；SG為7段控制消耗，由高位至低位分別接g、f、e、d、c、b、a7個段；BT是位選控制信號，接圖6-20中的8個選通信號kl?k8。程序中CNT8是一個3位計數(shù)器，作掃描計數(shù)信號，由進程P2生成；進程P3是7段譯碼查表輸出程序，與例5-21相同；進程P1是對8個數(shù)碼管選通掃描程序，例如當(dāng)CNT8等于"001"時，K2對應(yīng)的數(shù)碼管被選通，同時，A被賦值3，再由進程P3譯碼輸出"1001111",顯示在數(shù)碼管上即為“3”；當(dāng)CNT8掃變時，將能在8個數(shù)碼管上顯示數(shù)據(jù)：13579BDF?！纠?-20】LIBRARYIEEE;USEIEEE.STD丄OGIC_1164.ALL;USEIEEE.STD丄OGIC_UNSIGNED.ALL;

ENTITYSCAN_LEDISPORT(CLK:INSTDLOGIC;SG:OUTSTDLOGIC_VECTOR(6DOWNTO0);--段控制信號輸出BT:OUTSTDLOGIC_VECTOR(7DOWNTO0))；--位控制信號輸出END;ARCHITECTUREoneOFSCAN_LEDISSIGNALCNT8:STD_LOGIC_VECTOR(2DOWNTO0);SIGNALA:INTEGERRANGE0TO15;BEGINP1:PROCESS(CNT8)BEGINCASECNT8ISWHEN"000"=>BT<="00000001";A<=1;WHEN"001"=>BT<="00000010";A<=3;WHEN"010"=>BT<="00000100";A<=5;WHEN"011"=>BT<="00001000";A<=7;WHEN"100"=>BT<="00010000";A<=9;WHEN"101"=>BT<="00100000";A<=11;WHEN"110"=>BT<="01000000";A<=13;WHEN"111"=>BT<="10000000";A<=15;WHENOTHERS=>NULL;ENDCASE;

ENDPROCESSP1;P2:PROCESS(CLK)BEGINIFCLK'EVENTANDCLK='1'THENCNT8<=CNT8+1;ENDIF;ENDPROCESSP2;P3:PROCESS(A)--譯碼電路BEGINCASEAISWHEN0=>SG<="0111111";WHEN1=>SG<="0000110";WHEN2=>SG<="1011011";WHEN3=>SG<="1001111";WHEN4=>SG<="1100110";WHEN5=>SG<="1101101";WHEN6=>SG<="1111101";WHEN7=>SG<="0000111";WHEN8=>SG<="1111111";WHEN9=>SG<="1101111";WHEN10=>SG<="1110111";WHEN11=>SG<="1111100";WHEN12=>SG<="0111001";WHEN13=>SG<="1011110";WHEN14=>SG<="1111001";WHEN15=>SG<="1110001";WHENOTHERS=>NULL;ENDCASE;ENDPROCESSP3;END;

實驗內(nèi)容說明例6-20中各語句的含義，以及該例的整體功能。對該例進行編輯、編譯、綜合、適配、仿真，給出仿真波形。實驗方式：若考慮小數(shù)點，SG的8個段分別與PIO49、PIO48、…、PIO42（高位在左，如果是1K30，引腳分別對應(yīng)：89、90、91、92、95、96、97、98，其中P89對應(yīng)小數(shù)點）相接、BT的8個位分別與PIO34、PIO35、…、PIO41（高位在左，如果是1K30，引腳分別對應(yīng)：79、80、81、82、83、86、87、88）相接；電路模式不限，將EDA系統(tǒng)左下方的撥碼開關(guān)全部向上撥，這時實驗系統(tǒng)的8個數(shù)碼管構(gòu)成圖5-24的電路結(jié)構(gòu)，時鐘CLK可選擇clock。，通過跳線選擇16384Hz信號。引腳鎖定后進行編譯、下載和硬件測試實驗。將實驗過程和實驗結(jié)果寫進實驗報告。（4）實驗內(nèi)容2：修改例6-20顯示自己的學(xué)號。實驗編程及運行結(jié)果libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityscanisport(clk:instd_logic;sg:outstd_logic_vector(7downto0);bt:outstd_logic_vector(7downto0));end;architectureoneofscanissignalcnt8:std_logic_vector(2downto0);signalA:integerrange0to15;beginpo1:process(cnt8)begincasecnt8iswhen"000"=>bt<="00000001";A<=8;when"001"=>bt<="00000010";A<=7;when"010"=>bt<="00000100";A<=1;

when"011"=>btv="00001000";A<=0;when"100"=>btv="00010000";A<=15;when"101"=>bt<="00100000";A<=1;when"110"=>bt<="01000000";A<=0;when"111"=>btv="10000000";A<=2;whenothers=>null;endcase;endprocesspo1;po2:process(clk)beginifclk'eventandclk='1'thencnt8<=cnt8+1;endif;endprocesspo2;po3:process(A)begincaseAiswhen0=>sg<="00111111";when15=>sg<="10111111";when1=>sg<="00000110";when2=>sg<="0101