輸入輸出端口

MCS-51單片機(jī)的輸入/輸出端口主要內(nèi)容1P1口 2P2口3P3口 4P0口5端口的負(fù)載能力 和接口要求I/O口概述

MCS-51單片機(jī)的4個(gè)8位端口：

均可作一般I/O口，都是準(zhǔn)雙向口。

每個(gè)端口都可以按位作輸入或輸出

端口結(jié)構(gòu)：每個(gè)端口都有一個(gè)(1)輸出鎖存器；(2)輸出驅(qū)動(dòng)器；(3)輸入緩沖器。

輸出時(shí)鎖存數(shù)據(jù)，輸入時(shí)數(shù)據(jù)緩沖。

4個(gè)端口的差別：功能不盡相同、內(nèi)部結(jié)構(gòu)有區(qū)別

1P1口

P1口是唯一的靜態(tài)準(zhǔn)雙向口，用作通用I/O口。

P1口的結(jié)構(gòu)：主要由（1）輸出鎖存器；（2）輸出驅(qū)動(dòng)器（場(chǎng)效應(yīng)管FET）；（3）兩個(gè)三態(tài)緩沖器；（4）端口上拉電阻（實(shí)為FET）等部分組成。

P1口相對(duì)來(lái)說(shuō)是最簡(jiǎn)單的，其電路結(jié)構(gòu)如圖2-10所示。P1口

讀引腳內(nèi)部總線寫(xiě)鎖存器DQ鎖存器CLQVcc讀鎖存器P1.xT圖2-15P1口某一位的原理結(jié)構(gòu)R12引腳輸入緩沖器輸出驅(qū)動(dòng)器上拉電阻輸出鎖存器端口輸入緩沖器P1口

一、P1口輸出

輸出1：將1寫(xiě)入P1口某一位的鎖存器，使輸出驅(qū)動(dòng)器的場(chǎng)效應(yīng)管T截止，該位的引腳由內(nèi)部上拉電阻拉成高電平，輸出為1。

輸出0：將0寫(xiě)入鎖存器，使場(chǎng)效應(yīng)管導(dǎo)通，則輸出引腳為低電平。

不需要外接上拉電阻：因P1口內(nèi)各位有上拉電阻，所以在輸出高電平時(shí)，能向外提供拉電流負(fù)載。

1P1口

二、P1口輸入

輸入通道建立：當(dāng)P1口的某位用作輸入時(shí)，該位的鎖存器必須鎖存輸出1（該位先寫(xiě)1），使輸出場(chǎng)效應(yīng)管T截止，才能夠正確輸入。

輸入：這時(shí)從引腳輸入的值決定于外部信號(hào)的高低，引腳狀態(tài)經(jīng)“讀引腳”信號(hào)打開(kāi)的三態(tài)緩沖器2，送入內(nèi)部總線。1P1口

準(zhǔn)雙向口特點(diǎn)

輸入時(shí)必須向?qū)?yīng)位先寫(xiě)1：因?yàn)橛锌赡芮懊娴牟僮魇挂_輸出0，場(chǎng)效應(yīng)管T處于導(dǎo)通狀態(tài)，引腳被箝位為0，這樣，不管外部信號(hào)為何狀態(tài)，從引腳輸入的永遠(yuǎn)為0，不能夠正確輸入。

單片機(jī)端口輸入前必須先向端口輸出1這種特性，稱(chēng)為準(zhǔn)雙向口。

MCS-51單片機(jī)的P0～P3口作為通用I/O口使用時(shí)，都是準(zhǔn)雙向口。1P1口

三、P1口作“讀—修改—寫(xiě)”操作

“讀—修改—寫(xiě)”操作概念：在CPU執(zhí)行某些指令時(shí)，需要先從P1口讀入數(shù)據(jù)，經(jīng)過(guò)某些操作后，再?gòu)腜1口輸出，這樣的操作稱(chēng)為“讀—修改—寫(xiě)”操作。

例如：指令“INCP1”，其操作先把P1口原來(lái)的值讀入（讀入的是鎖存器中的值，而不是引腳的值），然后加上1，最后把結(jié)果再?gòu)腜1口輸出。 表2-7給出了P0～P3口所有的“讀—修改—寫(xiě)”指令。1P1口表Px口的“讀—修改—寫(xiě)”指令助記符功能實(shí)例INC增1INCP0DEC減1DECP1ANL邏輯與ANLP2，AORL邏輯或ORLP3，AXRL邏輯異或XRLP1，ADJNZ減1，結(jié)果不為0轉(zhuǎn)DJNZP2，LABELCPL位求反CPLP3.0JBC測(cè)試位為1轉(zhuǎn)并清0JBCP0.1，LABEL2P2口

P2口是一個(gè)雙功能口，一是通用I/O口，二是以總線方式訪問(wèn)外存時(shí)的高8位地址口。

端口結(jié)構(gòu)：與P1口的結(jié)構(gòu)類(lèi)似，但比P1口多了一個(gè)多路切換開(kāi)關(guān)MUX和反相器3。讀引腳內(nèi)部總線寫(xiě)鎖存器讀鎖存器12VccP2.xTRMUX地址控制3DQ鎖存器CLQ2P2口

一、P2口作通用I/O口

一般I/O讀/寫(xiě)操作指令：如執(zhí)行“MOVA，P2”指令、執(zhí)行“MOVP2，B”指令。

I/O口通道：由內(nèi)部硬件自動(dòng)使開(kāi)關(guān)MUX撥向下邊，與鎖存器的輸出端Q接通，這時(shí)P2口為通用I/O口，與P1口一樣。

I/O口讀/寫(xiě)操作：可以隨時(shí)做輸出，輸入時(shí)要考慮其準(zhǔn)雙向口，先輸出1。

2P2口

二、P2口輸出高8位地址

高8位地址輸出通道：當(dāng)進(jìn)行總線讀/寫(xiě)操作（執(zhí)行“MOVX”指令）時(shí)，

MUX開(kāi)關(guān)在硬件控制下自動(dòng)撥向上邊，P2口輸出高8位地址。

總線操作指令：

“MOVXA，@Ri”或“MOVX@Ri，A”

“MOVXA，@DPTR”、 “MOVX@DPTR，A”

“MOVCA，@A+DPTR” P2口始終輸出高8位地址。 此時(shí)，P2口不能作為一般I/O口使用。2P2口

使用片外程序存儲(chǔ)器：

CPU從片外程序存儲(chǔ)器每讀一條指令，P2口就輸出一次高8位地址。 由于CPU需要一直讀取指令，P2口始終要輸出高8位地址。 在這種情況下P2口不能夠作為通用I/O口使用。

3P3口

P3口是一個(gè)多功能口，某位結(jié)構(gòu)如圖2-17

P3口的結(jié)構(gòu)：與P1口比較，多了“與非門(mén)”3、緩沖器4。 正是這兩個(gè)部分，使得P3口具有第2功能

“與非門(mén)”3的作用：實(shí)際上是一個(gè)開(kāi)關(guān)，決定是輸出鎖存器Q端數(shù)據(jù)，還是輸出第2功能（W）的信號(hào)。

3P3口

圖2-17P3口某一位的原理結(jié)構(gòu)第2功能輸入讀引腳內(nèi)部總線寫(xiě)鎖存器DQ鎖存器CLQVcc讀鎖存器P3.xTR第2功能輸出3W124&第2功能輸出TXDWRRD

第2功能輸入RXDINT0INT1T0、T13P3口

一、P3口用作通用I/O口

I/O通道：當(dāng)通過(guò)P3口進(jìn)行I/O讀/寫(xiě)操作（執(zhí)行MOV等指令）時(shí)，“與非門(mén)”3的W信號(hào)自動(dòng)變高，為Q信號(hào)輸出打開(kāi)“與非門(mén)”，輸出信號(hào)經(jīng)過(guò)FET從P3引腳輸出，且為輸入做準(zhǔn)備。

輸入：其準(zhǔn)雙向特性應(yīng)該先輸出1；P3口引腳的外部信號(hào)，經(jīng)緩沖器4（常開(kāi)）到緩沖器2，讀引腳時(shí)打開(kāi)緩沖器2，引腳狀態(tài)進(jìn)入內(nèi)部總線。3P3口

二、P3口用作第2功能 當(dāng)使用P3口的第2功能時(shí)，8個(gè)引腳有不同的意義（見(jiàn)表）。

1）第2功能輸出

第2功能輸出通道：輸出位的鎖存器被內(nèi)部硬件自動(dòng)置1，使與非門(mén)3對(duì)第2功能的輸出是打開(kāi)的。

第2功能輸出可以是：

TXD、WR、RD。 例如，P3.7第二功能為RD。

3P3口

2）第2功能輸入

第2功能輸入通道：某位作第2功能輸入時(shí)，該位的鎖存器輸出端被硬件自動(dòng)置1，并且W保持為1，則與非門(mén)3輸出低，F(xiàn)ET截止，該位引腳為高阻輸入。

P3口的第2輸入功能可以是：

RXD、INT0、INT1、T0、T1。 此時(shí)端口不作通用I/O口，三態(tài)緩沖器2不導(dǎo)通。

3P3口

表P3口各引腳多功能定義引腳第二、第三功能P3.0RXD：串行口輸入P3.1TXD：串行口輸出P3.2INT0/GATE0

：外部中斷0請(qǐng)求輸入/定時(shí)器/計(jì)數(shù)器0運(yùn)行外部控制輸入P3.3INT1/GATE1

：外部中斷1請(qǐng)求輸入/定時(shí)器/計(jì)數(shù)器1運(yùn)行外部控制輸入P3.4T0：定時(shí)器/計(jì)數(shù)器0外部計(jì)數(shù)脈沖輸入P3.5T1：定時(shí)器/計(jì)數(shù)器1外部計(jì)數(shù)脈沖輸入P3.6WR：外部數(shù)據(jù)存儲(chǔ)器寫(xiě)控制信號(hào)輸出P3.7RD：外部數(shù)據(jù)存儲(chǔ)器讀控制信號(hào)輸出4P0口 P0口是一個(gè)即可做總線口、也可以做一般I/O口使用。 作為總線操作時(shí)，分時(shí)地輸出低8位地址和傳輸數(shù)據(jù)、指令。 作為一部I/O口操作時(shí)，是準(zhǔn)雙向口。

P0口的結(jié)構(gòu)比其它口復(fù)雜。4P0口讀引腳內(nèi)部總線寫(xiě)鎖存器DQ鎖存器CLQ讀鎖存器VccP0.xT2MUX地址數(shù)據(jù)控制C3&T1412

P0口結(jié)構(gòu)：與P1口比較，多了

(1)一路總線輸出（地址/數(shù)據(jù)）、(2)總線輸出控制電路（反相器3和與門(mén)4）、(3)兩路輸出切換開(kāi)關(guān)MUX及開(kāi)關(guān)控制C。并且上拉電阻換成了場(chǎng)效應(yīng)管T1。圖2-18P0口某一位的原理結(jié)構(gòu)VccR104P0口

一、P0口用作通用I/O口（C=0）

I/O通道：當(dāng)通過(guò)P0口進(jìn)行I/O讀/寫(xiě)操作（執(zhí)行MOV等指令）時(shí)，由硬件自動(dòng)使控制線C=0，封鎖與門(mén)4，使T1截止。MUX撥向Q輸出端，把輸出場(chǎng)效應(yīng)管T2與鎖存器的Q端接通。

P0口可以作通用I/O口使用，但輸出級(jí)是開(kāi)漏電路，外接上拉電阻，才能輸出高電平。

P0口作為通用I/O口時(shí)，也是準(zhǔn)雙向口。4P0口

二、P0口作為地址/數(shù)據(jù)總線使用（C=1）

1、總線操作通道 當(dāng)CPU對(duì)片外存儲(chǔ)器（程序、數(shù)據(jù)）進(jìn)行讀/寫(xiě)（執(zhí)行MOVX指令，或EA=0時(shí)執(zhí)行MOVC指令）時(shí)，使控制線C=1，MUX撥向總線輸出端。

P0口的總線操作：分時(shí)地輸出地址和傳輸數(shù)據(jù)、指令。 具體有兩種情況。4P0口

2、P0口作為總線輸出地址或數(shù)據(jù) 在擴(kuò)展的程序存儲(chǔ)器或數(shù)據(jù)存儲(chǔ)器系統(tǒng)中，對(duì)于P0口分時(shí)地輸出地址和輸出數(shù)據(jù)，端口的操作是一樣的。

總線輸出通道：MUX開(kāi)關(guān)把CPU內(nèi)部的地址或數(shù)據(jù)經(jīng)反相器3與驅(qū)動(dòng)場(chǎng)效應(yīng)管T2的柵極接通。

總線輸出操作：輸出1時(shí)，T1導(dǎo)通而T2截止，從引腳輸出高電平；輸出0時(shí)，T1截止而T2導(dǎo)通，從引腳輸出低電平。

4P0口

3、P0口作為總線輸入數(shù)據(jù)或指令

總線輸入通道：

1）控制線C=1，總是將開(kāi)關(guān)MUX撥向反相器3的輸出端，總線輸入時(shí)也是如此。

2）為了能夠正確讀入引腳的狀態(tài)，地址/數(shù)據(jù)自動(dòng)輸出1，使T2截止，T1導(dǎo)通。

總線輸入操作： “讀引腳”信號(hào)有效，三態(tài)緩沖器2打開(kāi)，引腳上的信號(hào)進(jìn)入內(nèi)部總線。

5端口負(fù)載能力和接口要求

一、P0口

1、負(fù)載能力

（1）一般I/O口的負(fù)載能力 每一位輸出可以驅(qū)動(dòng)4個(gè)LS型TTL負(fù)載

（2）用作總線時(shí)的負(fù)載能力

P0口作總線時(shí)，每一位輸出可以驅(qū)動(dòng)8個(gè)LS型TTL負(fù)載。

LS型TTL：L表示低功耗；S表示肖特基技術(shù)（超高速）

肖特基（Schottky）二極管是一種快恢復(fù)二極管，它屬一種低功耗、超高速半導(dǎo)體器件。5端口負(fù)載能力和接口要求 2、接口要求 （1）一般I/O口的接口要求

P0口的輸出級(jí)無(wú)上拉電阻，當(dāng)把它用作通用I/O口時(shí)，輸出級(jí)是開(kāi)漏電路。

用其輸出驅(qū)動(dòng)NMOS電路時(shí)，要外接上拉電阻。

（2）用作總線時(shí)的接口要求 把P0口用作地址/數(shù)據(jù)總線時(shí)（系統(tǒng)擴(kuò)展有ROM或RAM），則無(wú)須外接上拉電阻。

作總線輸入時(shí)，不必先向端口寫(xiě)1。5端口負(fù)載能力和接口要求

二、P1～P3口

1、負(fù)載能力

P1～P3口的輸出級(jí)接有上拉電阻，它們的每一位輸出可以驅(qū)動(dòng)4個(gè)LS型TTL負(fù)載。