觸發(fā)器,組合邏輯

基本RS

觸發(fā)器狀態(tài)表RD(ResetDirect)─直接置0端(復(fù)位端)SD(SetDirect)─直接置1端(置位端)低電平有效可控RS觸發(fā)器邏輯狀態(tài)表Qn─時鐘到來前觸發(fā)器的狀態(tài)Qn+1—時鐘到來后觸發(fā)器的狀態(tài)動作特點：CP高電平時觸發(fā)器狀態(tài)由R、S確定。畫出可控RS

觸發(fā)器的輸出波形CP高電平時觸發(fā)器狀態(tài)由R、S確定。(保持功能)

(置0功能)

(置1功能)(計數(shù)功能)SD

、RD為直接置1、置0端，不受時鐘控制，低電平有效，觸發(fā)器工作時SD

、RD應(yīng)接高電平。(翻轉(zhuǎn)功能)3.JK觸發(fā)器的邏輯功能CP下降沿觸發(fā)翻轉(zhuǎn)JK

觸發(fā)器工作波形下降沿觸發(fā)翻轉(zhuǎn)

根據(jù)CP下降沿前J、K的狀態(tài)，確定下降沿后Q的狀態(tài)。D觸發(fā)器狀態(tài)表D

Qn+1

0101上升沿觸發(fā)翻轉(zhuǎn)CPDQ上升沿觸發(fā)翻轉(zhuǎn)D

觸發(fā)器工作波形圖21.1.4觸發(fā)器邏輯功能的轉(zhuǎn)換1.將JK觸發(fā)器轉(zhuǎn)換為D

觸發(fā)器

當J=D，K=D時，兩觸發(fā)器狀態(tài)相同仍為下降沿觸發(fā)翻轉(zhuǎn)2.將JK觸發(fā)器轉(zhuǎn)換為T

觸發(fā)器(保持功能)(計數(shù)功能)當J=K時，兩觸發(fā)器狀態(tài)相同(123.45)10=1102+2101+3100+4101+5102

(110101.01)2=125+124+023+122+021+120+02-1+12-2=(53.25)10(32.4)8=381+280+48?1=(26.5)10(4)十六進制

十六進制有0~9,A(10),B(11),C(12)，D(13)，E(14)，F(xiàn)(15)十六個數(shù)碼，基數(shù)是16，計數(shù)規(guī)則為“逢十六進一”。

十六進制數(shù)可轉(zhuǎn)換為十進制數(shù)，例如：(3B.6E)16=3161+B160+616?1+1416?2

(59.4)102.十進制數(shù)轉(zhuǎn)換為任意進制數(shù)

(1)十二進制轉(zhuǎn)換

十進制數(shù)轉(zhuǎn)換為二進制數(shù)分整數(shù)和凈小數(shù)兩部分進行。

整數(shù)部分的轉(zhuǎn)換采取除2取余法，直到商為零為止。

例如將十進制數(shù)(27.35)10

轉(zhuǎn)換成二進制數(shù)?！鄶?shù)1(d0)………………余數(shù)1(d1)………………余數(shù)0(d2)………………余數(shù)1(d3)………………余數(shù)1(d4)

2

213

26

23

21

0

整數(shù)部分的轉(zhuǎn)換(除2取余法，直到商為零為止。

凈小數(shù)部分的轉(zhuǎn)換采取乘2取整法，直到滿足規(guī)定的位數(shù)為止。0.352=0.7……整數(shù)0(d1)0.72=1.4……整數(shù)1(d2)0.42=0.8……整數(shù)0(d3)0.82=1.6……整數(shù)1(d2)0.62=1.2……整數(shù)1(d5)0.22=0.4……整數(shù)0(d6)(27.35)10=(d4d3d2d1d0.d-1d-2d-3d-4d-5d-6)=(11011.010110)227(2)十八進制轉(zhuǎn)換十進制數(shù)二進制數(shù)將二進制數(shù)整數(shù)部分從低位開始每3位劃為一組；將小數(shù)部分從高位開始每3位劃為一組。例：將十進制數(shù)27.35轉(zhuǎn)換成八進制數(shù)。(27.35)10=(33.26)8(011011.010110)2(33.26)8(3)十十六進制轉(zhuǎn)換(00011011.01011000)2(1B.58)16(27.35)10=(1B.58)161.常量與變量的關(guān)系20.5.1邏輯代數(shù)運算法則2.邏輯代數(shù)的基本運算法則自等律0-1律重疊律還原律互補律交換律2.邏輯代數(shù)的基本運算法則普通代數(shù)不適用！證明:結(jié)合律分配律A+1=1

AA=A.110011111100反演律列狀態(tài)表證明：AB00011011111001000000吸收律(1)A+AB=A(2)A(A+B)=A對偶式證明：A+AB=A（3）（4）對偶式（5）（6）對偶式20.5.2邏輯函數(shù)的表示方法表示方法邏輯式邏輯狀態(tài)表邏輯圖卡諾圖下面舉例說明這四種表示方法。例：有一T形走廊，在相會處有一路燈,在進入走廊的A、B、C三地各有控制開關(guān)，都能獨立進行控制。任意閉合一個開關(guān),燈亮；任意閉合兩個開關(guān),燈滅；三個開關(guān)同時閉合，燈亮。設(shè)A、B、C代表三個開關(guān)(輸入變量)；Y代表燈(輸出變量)。(1)列邏輯狀態(tài)表設(shè)：開關(guān)閉合其狀態(tài)為1，斷開為

0。燈亮狀態(tài)為1，燈滅為

0。三輸入變量有八種組合狀態(tài)。n輸入變量有2n種組合狀態(tài)。各組合之間是或關(guān)系2.邏輯式反之，也可由邏輯式列出狀態(tài)表。

0000

A

B

C

Y00110101011010011010110011112.應(yīng)用邏輯代數(shù)運算法則化簡(1)并項法(2)配項法化簡方法公式法卡諾圖法(3)加項法(4)吸收法吸收化簡吸收吸收吸收吸收(2)卡諾圖任意兩個相鄰最小項之間只有一個變量改變二變量四變量三變量二進制數(shù)對應(yīng)的十進制數(shù)編號(2)卡諾圖(a)根據(jù)狀態(tài)表畫出卡諾圖如:

將輸出變量為1的填入對應(yīng)的小方格，為0的可不填。(2)卡諾圖（b)根據(jù)邏輯式畫出卡諾圖

將邏輯式中的最小項分別用1填入對應(yīng)的小方格。如果邏輯式中最小項不全，可不填。如:

注意：如果邏輯式不是由最小項構(gòu)成，一般應(yīng)先化為最小項，或按本課件中例3方法填寫。解：①(a)將取值為1的相鄰小方格圈成圈。(b)所圈取值為1的相鄰小方格的個數(shù)應(yīng)為2n(n=0，1，2…)。(3)應(yīng)用卡諾圖化簡邏輯函數(shù)例1.將

用卡諾圖表示并化簡。步驟1.卡諾圖2.合并最小項3.寫出最簡與或邏輯式(3)應(yīng)用卡諾圖化簡邏輯函數(shù)解：三個圈最小項分別為合并最小項寫出簡化邏輯式

卡諾圖化簡法：保留一個圈內(nèi)最小項的相同變量，而消去相反變量。00ABC100111101111解：寫出簡化邏輯式多余AB00011110CD000111101111相鄰例2.

應(yīng)用卡諾圖化簡邏輯函數(shù)(1)(2)解：寫出簡化邏輯式AB00011110CD000111101例3.

應(yīng)用卡諾圖化簡邏輯函數(shù)111111111含A均填1注意：1.圈的個數(shù)應(yīng)最少2.每個“圈”要最大3.每個“圈”至少要包含一個未被圈過的最小項。20.6.2組合邏輯電路的設(shè)計根據(jù)邏輯功能要求邏輯電路設(shè)計(1)由邏輯要求，列出邏輯狀態(tài)表(2)由邏輯狀態(tài)表寫出邏輯表達式(3)簡化和變換邏輯表達式

(4)畫出邏輯圖設(shè)計步驟如下：

例1：設(shè)計一個三人(A、B、C)表決電路。每人有一按鍵，如果贊同，按鍵，表示1；如不贊同，不按鍵，表示0。表決結(jié)果用指示燈表示，多數(shù)贊同,燈亮為1，反之燈不亮為0。解:(1)列邏輯狀態(tài)表(2)寫出邏輯表達式取

Y=1

(或Y=0)

列邏輯式。

對應(yīng)于Y=1，若輸入變量為

1，則取輸入變量本身(如A)；若輸入變量為

0則取其反變量(如A)。(3)用與非門構(gòu)成邏輯電路在一種組合中，各輸入變量之間是與關(guān)系。各組合之間是或關(guān)系。ABC00100111101111三人表決電路

例2:

某工廠有A、B、C三個車間和一個自備電站,站內(nèi)有兩臺發(fā)電機G1和G2。G1的容量是G2的兩倍。如果一個車間開工，只需G2運行即可滿足要求；如果兩個車間開工,只需G1運行，如果三個車間同時開工，則G1和G2均需運行。試畫出控制G1和G2運行的邏輯圖。

設(shè)A、B、C分別表示三個車間的開工狀態(tài)，開工為1，不開工為0；G1和

G2運行為1，不運行為0。解：(1)根據(jù)邏輯要求列狀態(tài)表

首先假設(shè)邏輯變量、邏輯函數(shù)取0、1的含義。

邏輯要求：如果一個車間開工，只需G2運行即可滿足要求；如果兩個車間開工，只需G1運行；如果三個車間同時開工，則G1和G2均需運行。開工1不開工0運行1不運行0(1)根據(jù)邏輯要求列狀態(tài)表0111001010001101(2)由狀態(tài)表寫出邏輯式ABC00100111101111或由卡圖諾可得相同結(jié)果(3)化簡邏輯式可得(4)用與非門構(gòu)成邏輯電路

由邏輯表達式畫出卡諾圖，由卡圖諾可知，該函數(shù)不可化簡。(5)畫出邏輯圖20.7.1半加器

半加：實現(xiàn)兩個一位二進制數(shù)相加，不考慮來自低位的進位。AB兩個輸入表示兩個同位相加的數(shù)兩個輸出S表示半加和C表示向高位的進位邏輯符號半加器：半加器邏輯狀態(tài)表邏輯表達式邏輯圖&=1ABSC20.7.2全加器

輸出表示本位和表示向高位的進位CiSi

全加：實現(xiàn)兩個1位二進制數(shù)相加，且考慮來自低位的進位。邏輯符號

全加器：輸入Ai表示兩個同位相加的數(shù)BiCi-1表示低位來的進位(1)列邏輯狀態(tài)表(2)寫出邏輯式

半加器構(gòu)成的全加器

1.半導(dǎo)體數(shù)碼管

由七段發(fā)光二極管構(gòu)成gfedcba低電平時發(fā)光高電平時發(fā)光共陽極接法共陰極接法2.七段顯示譯碼器10010111111七段顯示譯碼器狀態(tài)表gfedcba2